[發(fā)明專利]Cache RAM與Retention RAM數(shù)據(jù)交換控制器及實現(xiàn)方法

在審

• 申請?zhí)枺?/td>: 202011269917.3
• 申請日: 2020-11-13
• 公開（公告）號: CN112527697A
• 公開（公告）日: 2021-03-19
• 發(fā)明（設(shè)計）人: 盧鼎
• 申請（專利權(quán)）人: 大唐半導(dǎo)體科技有限公司
• 主分類號: G06F12/0831
• 分類號: G06F12/0831;G06F3/06
• 代理公司: 北京慕達星云知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 11465
• 代理人: 曹鵬飛

本發(fā)明公開了一種Cache RAM與Retention RAM數(shù)據(jù)交換控制器及實現(xiàn)方法，該數(shù)據(jù)交換控制器設(shè)于Cache RAM與Retention RAM之間，包括主控制狀態(tài)機、數(shù)據(jù)搬運過濾判斷模塊、緩存模塊、存儲訪問端口控制模塊、寄存器文件、RAM端口以及接口模塊。該數(shù)據(jù)交換控制器通過數(shù)據(jù)搬運過濾判斷模塊對預(yù)搬運的數(shù)據(jù)進行過濾，只搬運有效數(shù)據(jù)，減少了搬運次數(shù)，加速了數(shù)據(jù)交換過程，節(jié)約了系統(tǒng)帶寬和功耗，通過RAM端口的設(shè)置，可以直接將數(shù)據(jù)從一個RAM搬運到另一個RAM中，無需特別復(fù)雜的數(shù)據(jù)包轉(zhuǎn)換，高效簡潔，該數(shù)據(jù)交換控制器結(jié)構(gòu)簡單，占用資源少，應(yīng)用于系統(tǒng)睡眠喚醒場景時，節(jié)省傳輸帶寬，加速上下電過程，提升了用戶體驗。

技術(shù)領(lǐng)域

本發(fā)明涉及SOC芯片設(shè)計及數(shù)據(jù)交換技術(shù)領(lǐng)域，更具體的說是涉及一種 CacheRAM與Retention RAM數(shù)據(jù)交換控制器及數(shù)據(jù)換入、換出實現(xiàn)方法。

本發(fā)明已要求了申請日為2020.05.11，申請?zhí)枮?02010393144.3，名稱為CacheRAM與Retention RAM數(shù)據(jù)交換控制器及實現(xiàn)方法的發(fā)明專利申請的優(yōu)先權(quán)。

背景技術(shù)

目前，隨著物聯(lián)網(wǎng)和嵌入式系統(tǒng)對低成本，大容量外部存儲需求的擴大，通過增加專用的cache控制器對低速外部存儲數(shù)據(jù)進行緩存逐漸成為一種主流的技術(shù)方案。根據(jù)數(shù)據(jù)/指令調(diào)用的空間局部性和時間局部性原則，通過 Cache控制器可減少數(shù)據(jù)/指令頻繁的調(diào)入調(diào)出，加快訪問速度。然而在實際應(yīng)用中，系統(tǒng)休眠時，Cache RAM中的數(shù)據(jù)會直接丟失?，F(xiàn)有的解決方案是在系統(tǒng)休眠時通過AHB總線和Retention RAM對Cache RAM中的數(shù)據(jù)換入和換出。

但是，常規(guī)的方式在進行數(shù)據(jù)搬運時，需要進行RAM接口到AHB接口，再從AHB接口到RAM接口的二次轉(zhuǎn)換過程。進行了不必要的數(shù)據(jù)包轉(zhuǎn)換，造成了系統(tǒng)帶寬的浪費和時間延遲，同時，在常規(guī)方案中，Cache RAM數(shù)據(jù)的換入換出需要對整體的數(shù)據(jù)全部逐項進行搬運，而實際應(yīng)用中，Cache RAM中存在大量的無效數(shù)據(jù)項，例如對應(yīng)的條目未填入有效數(shù)據(jù)或者對應(yīng)的數(shù)據(jù)項已經(jīng)無效。在此情況下，對這些數(shù)據(jù)進行換入換出，浪費了系統(tǒng)大量的帶寬和功耗，用戶體驗效果差。

因此，如何提供一種能夠簡化Cache RAM與Retention RAM數(shù)據(jù)交換過程、提高CPU以及總線的數(shù)據(jù)搬運效率、縮短上下電時間的方案是本領(lǐng)域技術(shù)人員亟需解決的問題。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種Cache RAM與Retention RAM數(shù)據(jù)交換控制器，該數(shù)據(jù)交換控制器結(jié)構(gòu)簡單，占用資源少，可縮短系統(tǒng)上下電時間，解決了現(xiàn)有的Cache RAM與Retention RAM數(shù)據(jù)交換方案過程復(fù)雜、CPU以及總線的數(shù)據(jù)搬運效率低，用戶體驗效果差的問題。

為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

第一方面，本發(fā)明公開了一種Cache RAM與Retention RAM數(shù)據(jù)交換控制器，該數(shù)據(jù)交換控制器設(shè)于Cache RAM與Retention RAM之間，包括：

主控制狀態(tài)機，所述主控制狀態(tài)機用于控制數(shù)據(jù)搬運過程；

數(shù)據(jù)搬運過濾判斷模塊，所述數(shù)據(jù)搬運過濾判斷模塊與所述主控制狀態(tài)機連接，用于判斷數(shù)據(jù)是否需要執(zhí)行搬運；

緩存模塊，所述緩存模塊與所述數(shù)據(jù)搬運過濾判斷模塊連接，用于緩存 TAG內(nèi)容和所搬運的cache line數(shù)據(jù)；

存儲訪問端口控制模塊，所述存儲訪問端口控制模塊分別與緩存模塊和主控制狀態(tài)機連接，用于對各個端口進行讀寫控制；

寄存器文件，所述寄存器文件分別與所述主控制狀態(tài)機和所述數(shù)據(jù)搬運過濾判斷模塊連接，用于存儲寄存器配置命令；

RAM端口，所述RAM端口一端與所述存儲訪問端口控制模塊連接，其另一端與外部的Cache RAM或Retention RAM連接；以及