[發明專利]一種壓應力GOI的制作方法

在審

• 申請號: 202011269591.4
• 申請日: 2020-11-13
• 公開（公告）號: CN112563189A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 亨利·H·阿達姆松;杜勇;王桂磊;孔真真;徐步青
• 申請（專利權）人: 廣東省大灣區集成電路與系統應用研究院
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/311
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 金銘

本發明涉及一種壓應力GOI的制作方法。一種壓應力GOI的制作方法，包括：步驟a：在第一襯底上形成氧化硅層，然后對所述氧化硅層圖形化刻蝕，形成多個溝道，并且所述溝道穿透所述氧化硅層；步驟b：在圖形化的所述氧化硅層表面選擇性外延生長第二鍺層，然后化學機械拋光；步驟c：重復所述步驟a至b零次或至少一次，然后以最后的鍺層為鍵合界面與第二襯底鍵合，之后刻蝕至僅保留所述第二襯底和所述最后的鍺層，平坦化。本發明利用溝道可有效抑制鍺Ge晶格表面缺陷而帶來的界面缺陷，重復溝道形成和選擇性外延Ge的方法，還可以將Ge的缺陷密度最小化。

技術領域

本發明涉及半導體生產工藝領域，特別涉及一種壓應力GOI的制作方法。

背景技術

絕緣體上的鍺GOI(Germanium-On-Insulator)結合了Ge和SOI結構的優勢，它已經成為制備p-溝道MOSFETs和MSM(Metal-Semiconductor-Metal)光電探測器的理想材料。GOI的結構與SOI相似，在頂層Ge和背襯底之間引入了一層埋氧化層。正是由于這層氧化層的引入使得GOI具有體鍺所沒有的優點，氧化層可以對器件起到介質隔離的作用，可以減小器件的寄生電容。

傳統GOI的制作方法是：在襯底上直接生長Ge薄膜，晶格失配非常大(高達4.2％)，缺陷多，制備的光電器件暗電流大，噪聲大。而晶格失配大，制備8英寸Ge外延層缺陷分布就廣，無法滿足大規模光電器件的制備，且器件良率偏低。

為此，提出本發明。

發明內容

本發明的主要目的在于提供一種壓應力GOI的制作方法，該方法利用溝道可有效抑制鍺Ge晶格表面缺陷而帶來的界面缺陷，重復溝道形成和選擇性外延Ge的方法，還可以將Ge的缺陷密度最小化。

為了實現以上目的，本發明提供了以下技術方案。

一種壓應力GOI的制作方法，包括：

步驟a：在第一襯底上形成氧化硅層，然后對所述氧化硅層圖形化刻蝕，形成多個溝道，并且所述溝道穿透所述氧化硅層；

步驟b：在圖形化的所述氧化硅層表面選擇性外延生長第二鍺層，然后化學機械拋光；

步驟c：重復所述步驟a至b零次或至少一次，然后以最后的鍺層為鍵合界面與第二襯底鍵合，之后刻蝕至僅保留所述第二襯底和所述最后的鍺層，平坦化；其中，所述第二襯底為沉積有埋氧層的硅晶圓，并且所述鍵合時以埋氧層為鍵合界面；

若所述步驟c中重復所述步驟a至b零次時，則在所述步驟a中形成氧化硅層之前還包括：先在第一襯底上沉積第一鍺層，并化學機械拋光至第一鍺層呈弛豫狀態。

與現有技術相比，本發明達到了以下技術效果：

(1)用氧化硅形成溝道，該溝道可有效抑制鍺Ge晶格表面缺陷而帶來的界面缺陷，從而獲得一種壓應力型GOI結構，提高器件良率；

(2)多次重復溝道形成和選擇性外延Ge，還可以將Ge的缺陷密度最小化。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本發明的限制。

圖1至6為本發明提供的一種GOI結構制備過程中各步驟的形貌圖；

圖7為本發明提供的另一種GOI結構制備過程中的形貌圖；

圖8至15本發明提供的另一種GOI結構制備過程中各步驟的形貌圖；

圖16為本發明提供的另一種GOI結構制備過程中的形貌圖。

具體實施方式