[發(fā)明專利]DRAM測(cè)試方法、裝置、可讀存儲(chǔ)介質(zhì)及電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202011267707.0
• 申請(qǐng)日: 2020-11-13
• 公開(kāi)（公告）號(hào): CN112331256A
• 公開(kāi)（公告）日: 2021-02-05
• 發(fā)明（設(shè)計(jì)）人: 孫成思;孫日欣;劉沖;雷泰
• 申請(qǐng)（專利權(quán)）人: 深圳佰維存儲(chǔ)科技股份有限公司
• 主分類號(hào): G11C29/56
• 分類號(hào): G11C29/56
• 代理公司: 深圳市博銳專利事務(wù)所 44275
• 代理人: 歐陽(yáng)燕明

本發(fā)明公開(kāi)一種DRAM測(cè)試方法、裝置、可讀存儲(chǔ)介質(zhì)及電子設(shè)備，通過(guò)對(duì)待測(cè)試的DRAM進(jìn)行兩輪測(cè)試，對(duì)已寫(xiě)入預(yù)設(shè)測(cè)試數(shù)據(jù)的所有存儲(chǔ)單元進(jìn)行環(huán)繞訪問(wèn)，在環(huán)繞訪問(wèn)過(guò)程中得到比較結(jié)果，通過(guò)兩輪測(cè)試的比較結(jié)果得到最終測(cè)試結(jié)果，相對(duì)于現(xiàn)有技術(shù)中通過(guò)突發(fā)讀寫(xiě)模式進(jìn)行的內(nèi)存測(cè)試，難以檢測(cè)到多存儲(chǔ)單元故障，本發(fā)明能夠覆蓋此前的測(cè)試盲區(qū)并檢測(cè)出現(xiàn)有技術(shù)中較難被發(fā)現(xiàn)的芯片缺陷，使橋接故障和耦合故障等多存儲(chǔ)單元故障得到激發(fā)，提高了故障覆蓋率，增強(qiáng)測(cè)試結(jié)果的可靠性，從而提高產(chǎn)品良性。

技術(shù)領(lǐng)域

本發(fā)明涉及DRAM芯片測(cè)試領(lǐng)域，尤其涉及一種DRAM測(cè)試方法、裝置、可讀存儲(chǔ)介質(zhì)及電子設(shè)備。

背景技術(shù)

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)是一種半導(dǎo)體存儲(chǔ)器，是當(dāng)代計(jì)算機(jī)系統(tǒng)不可或缺的組成部件，分平臺(tái)可有應(yīng)用于個(gè)人電腦或服務(wù)器的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data Rate，DDR)模組以及應(yīng)用于嵌入式ARM架構(gòu)的低功耗內(nèi)存(Low Power Double Data Rate，LPDDR)芯片。

DRAM的基本存儲(chǔ)單元為cell，計(jì)算機(jī)及嵌入式系統(tǒng)通過(guò)在cell中寫(xiě)入高電平或低電平的方式進(jìn)行數(shù)據(jù)存儲(chǔ)和讀寫(xiě)，但是由于制程工藝的影響使得存儲(chǔ)單元在讀寫(xiě)時(shí)有可能造成數(shù)據(jù)存儲(chǔ)故障，使得存取速率低下。

為了解決上述問(wèn)題，當(dāng)前DRAM采用的是突發(fā)讀寫(xiě)模式，只要指定起始列地址與突發(fā)長(zhǎng)度，內(nèi)存就會(huì)依次地自動(dòng)對(duì)后面相應(yīng)數(shù)量的存儲(chǔ)單元進(jìn)行讀/寫(xiě)操作。即讀寫(xiě)操作在一個(gè)存儲(chǔ)陣列中是以突發(fā)長(zhǎng)度(BurstLength，BL)為單位進(jìn)行的，一次操作多位(如8或16位)列地址的讀寫(xiě)，并對(duì)每個(gè)突發(fā)長(zhǎng)度里訪問(wèn)由0和1組成的數(shù)據(jù)。例如定位的地址是0行，突發(fā)長(zhǎng)度為8bit，那么在0行0列至0行7列這一段空間每一位寫(xiě)入1bit數(shù)據(jù)，共8bit，第二個(gè)突發(fā)長(zhǎng)度由0行8列至15列，以此類推。當(dāng)一行的存儲(chǔ)位置全部寫(xiě)完時(shí)，內(nèi)存控制器(MemoryController,MC)定位下一行的地址，繼續(xù)同樣的操作。上述方法使得數(shù)據(jù)訪問(wèn)更高效，但還存在以下不足，通過(guò)上述方法進(jìn)行的內(nèi)存測(cè)試使cell與cell之間的橋接故障(BridgingFault,BF)和耦合故障(Coupling Fault，CF)等多cell故障難以得到激發(fā)，測(cè)試故障覆蓋率低，測(cè)試結(jié)果的可靠性低。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是：提供了一種DRAM測(cè)試方法、裝置、可讀存儲(chǔ)介質(zhì)及電子設(shè)備，能夠提高測(cè)試DRAM時(shí)故障的覆蓋率。

為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的一種技術(shù)方案為：

一種DRAM測(cè)試方法，包括步驟：

對(duì)待測(cè)試的DRAM進(jìn)行兩輪測(cè)試，分別得到第一比較結(jié)果和第二比較結(jié)果；

所述測(cè)試包括：

對(duì)所述待測(cè)試的DRAM寫(xiě)入預(yù)設(shè)測(cè)試數(shù)據(jù)直至所述待測(cè)試的DRAM的所有存儲(chǔ)單元均寫(xiě)入數(shù)據(jù)；

以預(yù)設(shè)突發(fā)長(zhǎng)度為單位對(duì)所述待測(cè)試的DRAM進(jìn)行遍歷直至遍歷完所述待測(cè)試的DRAM的整個(gè)存儲(chǔ)陣列；

對(duì)于遍歷到的所述預(yù)設(shè)突發(fā)長(zhǎng)度對(duì)應(yīng)的目標(biāo)存儲(chǔ)單元，對(duì)所述目標(biāo)存儲(chǔ)單元寫(xiě)入所述預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)，并對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行環(huán)繞讀取數(shù)據(jù)，將讀取到數(shù)據(jù)與對(duì)應(yīng)寫(xiě)入的數(shù)據(jù)進(jìn)行比較；

第一輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)為第二輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)；

根據(jù)所述第一比較結(jié)果和第二比較結(jié)果得到所述待測(cè)試的DRAM的測(cè)試結(jié)果。

為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的另一種技術(shù)方案為：

一種DRAM測(cè)試裝置，包括：

數(shù)據(jù)讀寫(xiě)模塊，用于對(duì)待測(cè)試的DRAM進(jìn)行兩輪測(cè)試，分別得到第一比較結(jié)果和第二比較結(jié)果；