[發(fā)明專(zhuān)利]DRAM測(cè)試方法、裝置、可讀存儲(chǔ)介質(zhì)及電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202011267707.0
• 申請(qǐng)日: 2020-11-13
• 公開(kāi)（公告）號(hào): CN112331256A
• 公開(kāi)（公告）日: 2021-02-05
• 發(fā)明（設(shè)計(jì)）人: 孫成思;孫日欣;劉沖;雷泰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳佰維存儲(chǔ)科技股份有限公司
• 主分類(lèi)號(hào): G11C29/56
• 分類(lèi)號(hào): G11C29/56
• 代理公司: 深圳市博銳專(zhuān)利事務(wù)所 44275
• 代理人: 歐陽(yáng)燕明

1.一種DRAM測(cè)試方法，其特征在于，包括步驟：

對(duì)待測(cè)試的DRAM進(jìn)行兩輪測(cè)試，分別得到第一比較結(jié)果和第二比較結(jié)果；

所述測(cè)試包括：

對(duì)所述待測(cè)試的DRAM寫(xiě)入預(yù)設(shè)測(cè)試數(shù)據(jù)直至所述待測(cè)試的DRAM的所有存儲(chǔ)單元均寫(xiě)入數(shù)據(jù)；

以預(yù)設(shè)突發(fā)長(zhǎng)度為單位對(duì)所述待測(cè)試的DRAM進(jìn)行遍歷直至遍歷完所述待測(cè)試的DRAM的整個(gè)存儲(chǔ)陣列；

對(duì)于遍歷到的所述預(yù)設(shè)突發(fā)長(zhǎng)度對(duì)應(yīng)的目標(biāo)存儲(chǔ)單元，對(duì)所述目標(biāo)存儲(chǔ)單元寫(xiě)入所述預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)，并對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行環(huán)繞讀取數(shù)據(jù)，將讀取到數(shù)據(jù)與對(duì)應(yīng)寫(xiě)入的數(shù)據(jù)進(jìn)行比較；

第一輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)為第二輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)；

根據(jù)所述第一比較結(jié)果和第二比較結(jié)果得到所述待測(cè)試的DRAM的測(cè)試結(jié)果。

2.根據(jù)權(quán)利要求1所述的一種DRAM測(cè)試方法，其特征在于，對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行環(huán)繞讀取數(shù)據(jù)包括：

確定與所述目標(biāo)存儲(chǔ)單元相鄰的存儲(chǔ)單元，得到相鄰存儲(chǔ)單元集合；

對(duì)所述相鄰存儲(chǔ)單元集合中的相鄰存儲(chǔ)單元按照預(yù)設(shè)順序逐個(gè)地進(jìn)行數(shù)據(jù)的讀取，將讀取到的數(shù)據(jù)與對(duì)應(yīng)寫(xiě)入的數(shù)據(jù)進(jìn)行比較直至所述相鄰存儲(chǔ)單元集合中的每一個(gè)相鄰存儲(chǔ)單元均被讀取數(shù)據(jù)；

對(duì)所述目標(biāo)存儲(chǔ)單元的數(shù)據(jù)進(jìn)行讀取，將讀取的數(shù)據(jù)與所述預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)進(jìn)行比較。

3.根據(jù)權(quán)利要求2所述的一種DRAM測(cè)試方法，其特征在于，對(duì)所述相鄰存儲(chǔ)單元集合中的相鄰存儲(chǔ)單元按照預(yù)設(shè)順序逐個(gè)地進(jìn)行數(shù)據(jù)的讀取包括：

以所述目標(biāo)存儲(chǔ)單元為中心，按照預(yù)設(shè)順序，對(duì)所述目標(biāo)存儲(chǔ)單元8個(gè)方位對(duì)應(yīng)的所述相鄰存儲(chǔ)單元逐個(gè)地進(jìn)行讀取，若任一方位不存在所述相鄰存儲(chǔ)單元，則省略該方位對(duì)應(yīng)的相鄰存儲(chǔ)單元的數(shù)據(jù)讀取。

4.根據(jù)權(quán)利要求2所述的一種DRAM測(cè)試方法，其特征在于，將讀取到的數(shù)據(jù)與對(duì)應(yīng)寫(xiě)入的數(shù)據(jù)進(jìn)行比較之后還包括步驟：

向比較后的存儲(chǔ)單元寫(xiě)入所述預(yù)設(shè)測(cè)試數(shù)據(jù)；

所述比較后的存儲(chǔ)單元包括所述相鄰存儲(chǔ)單元和所述目標(biāo)存儲(chǔ)單元。

5.根據(jù)權(quán)利要求1所述的一種DRAM測(cè)試方法，其特征在于，對(duì)所述待測(cè)試的DRAM寫(xiě)入預(yù)設(shè)測(cè)試數(shù)據(jù)直至所述待測(cè)試的DRAM的所有存儲(chǔ)單元均寫(xiě)入數(shù)據(jù)包括：

以所述預(yù)設(shè)突發(fā)長(zhǎng)度為單位從所述待測(cè)試的DRAM的每一第一預(yù)設(shè)讀寫(xiě)單元的低位地址開(kāi)始寫(xiě)入所述預(yù)設(shè)測(cè)試數(shù)據(jù)直至所述待測(cè)試的DRAM的所有存儲(chǔ)單元均寫(xiě)入數(shù)據(jù)。

6.根據(jù)權(quán)利要求2至4中任一項(xiàng)所述的一種DRAM測(cè)試方法，其特征在于，所述預(yù)設(shè)順序包括順時(shí)針?lè)较蚧蛘吣鏁r(shí)針?lè)较颉?/p>

7.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的一種DRAM測(cè)試方法，其特征在于，所述根據(jù)所述第一比較結(jié)果和第二比較結(jié)果得到所述待測(cè)試的DRAM的測(cè)試結(jié)果包括：

若所述第一比較結(jié)果與所述第二比較結(jié)果均為比較結(jié)果一致，則測(cè)試結(jié)果為成功；否則，測(cè)試結(jié)果為失敗。

8.一種DRAM測(cè)試裝置，其特征在于，包括：

數(shù)據(jù)讀寫(xiě)模塊，用于對(duì)待測(cè)試的DRAM進(jìn)行兩輪測(cè)試，分別得到第一比較結(jié)果和第二比較結(jié)果；

所述測(cè)試包括：

對(duì)所述待測(cè)試的DRAM寫(xiě)入預(yù)設(shè)測(cè)試數(shù)據(jù)直至所述待測(cè)試的DRAM的所有存儲(chǔ)單元均寫(xiě)入數(shù)據(jù)；

以預(yù)設(shè)突發(fā)長(zhǎng)度為單位對(duì)所述待測(cè)試的DRAM進(jìn)行遍歷直至遍歷完所述待測(cè)試的DRAM的整個(gè)存儲(chǔ)陣列；

對(duì)于遍歷到的所述預(yù)設(shè)突發(fā)長(zhǎng)度對(duì)應(yīng)的目標(biāo)存儲(chǔ)單元，對(duì)所述目標(biāo)存儲(chǔ)單元寫(xiě)入所述預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)，并對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行環(huán)繞讀取數(shù)據(jù)，將讀取到數(shù)據(jù)與對(duì)應(yīng)寫(xiě)入的數(shù)據(jù)進(jìn)行比較；

第一輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)為第二輪測(cè)試的預(yù)設(shè)測(cè)試數(shù)據(jù)的反數(shù)；

測(cè)試模塊，用于根據(jù)所述第一比較結(jié)果和第二比較結(jié)果得到所述待測(cè)試的DRAM的測(cè)試結(jié)果。

9.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至7任一項(xiàng)所述的一種DRAM測(cè)試方法中的各個(gè)步驟。

10.一種電子設(shè)備，包括存儲(chǔ)器、處理器及存儲(chǔ)在存儲(chǔ)器上并可在處理器上運(yùn)行的計(jì)算機(jī)程序，其特征在于，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如權(quán)利要求1至7任一項(xiàng)所述的一種DRAM測(cè)試方法中的各個(gè)步驟。