[發明專利]一種兩階段低功耗高速比較器

在審

• 申請號: 202011263273.7
• 申請日: 2020-11-12
• 公開（公告）號: CN112332819A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 朱勇;蘇杰;徐祎喆
• 申請（專利權）人: 重慶百瑞互聯電子技術有限公司
• 主分類號: H03K5/22
• 分類號: H03K5/22
• 代理公司: 北京國科程知識產權代理事務所(普通合伙) 11862
• 代理人: 曹曉斐

1.一種兩階段低功耗高速比較器，其特征在于，包括：

前置放大級電路，其包括第一晶體管、第二晶體管、第三晶體管、第四晶體以及第五晶體管，其中，第一時鐘控制信號通過所述第一晶體管的柵極和所述第二晶體管的柵極輸入，所述第一晶體管的漏極與所述第三晶體管的漏極互連，所述第二晶體管的漏極與所述第四晶體管的漏極互連，第三時鐘控制信號通過所述第五晶體管的柵極輸入，工作電壓通過所述第五晶體管的源極輸入，所述第五晶體管的漏極分別連接在所述第三晶體管的源極和所述第四晶體管的源極，兩個信號輸入端分別對應連接在所述第三晶體管的柵極和所述第四晶體管的柵極；

鎖存級電路，其包括第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管以及第十四晶體管，其中，第二時鐘控制信號通過所述第十四晶體管的柵極輸入，所述第十四晶體管的漏極分別連接所述第十二晶體管的源極和所述第十三晶體管的源極，所述第三時鐘控制信號通過所述第六晶體管的柵極和所述第七晶體管的柵極輸入，所述前置放大級電路的兩個輸出節點分別連接所述第十晶體管的柵極和所述第十一晶體管的柵極，所述第十二晶體管的柵極連接第八晶體管的柵極，所述第十三晶體管的柵極連接所述第九晶體管的柵極，所述第十晶體管的漏極分別連接所述第六晶體管的漏極和所述第八晶體管的漏極，所述第十一晶體管的漏極分別連接所述第七晶體管的漏極和所述第九晶體管的漏極。

2.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述第一晶體管、所述第二晶體管、所述第六晶體管、所述第七晶體管、所述第八晶體管和所述第九晶體管為相同類型的晶體管，所述第三晶體管、所述第四晶體管、所述第五晶體管、所述第十晶體管、所述第十一晶體管、所述第十二晶體管、所述第十三晶體管和所述第十四晶體管為與所述第一晶體管互補類型的晶體管。

3.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述第一晶體管、所述第二晶體管、所述第六晶體管、所述第七晶體管、所述第八晶體管和所述第九晶體管為NMOS晶體管，所述第一晶體管、所述第二晶體管、所述第六晶體管、所述第七晶體管、所述第八晶體管和所述第九晶體管的源極接地。

4.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述第三晶體管與所述第四晶體管分別為所述前置放大級電路的輸入管，所述第十晶體管與所述第十一晶體管分別為所述鎖存級電路的輸入管，其中，所述第三晶體管和所述第四晶體管為PMOS晶體管，所述第十晶體管和所述第十一晶體管為PMOS晶體管。

5.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述前置放大級電路輸入的信號為差分輸入信號。

6.如權利要求5所述的兩階段低功耗高速比較器，其特征在于，所述差分輸入信號的正向輸入端連接所述第三晶體管的柵極，所述差分輸入信號的反向輸入端連接所述第四晶體管的柵極。

7.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述鎖存級電路的反向輸出端分別連接所述第十晶體管的漏極和所述第十三晶體管的柵極，所述鎖存級電路的正向輸出端分別連接所述第十一晶體管的漏極和所述第十二晶體管的柵極。

8.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述前置放大級電路的正向輸出節點分別連接所述第一晶體管的漏極與所述第三晶體管的漏極，所述前置放大級電路的負向輸出節點分別連接所述第二晶體管的漏極與所述第四晶體管的漏極。

9.如權利要求1所述的兩階段低功耗高速比較器，其特征在于，所述第一時鐘控制信號與所述第三時鐘控制信號控制所述前置放大級電路，所述第二時鐘控制信號與所述第三時鐘控制信號控制所述鎖存級電路。