[發明專利]一種多處理器系統共享存儲系統的裝置

在審

• 申請號: 202011261486.6
• 申請日: 2020-11-12
• 公開（公告）號: CN112269756A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 朱恒飛
• 申請（專利權）人: 天津市英貝特航天科技有限公司
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F13/42
• 代理公司: 天津市尚文知識產權代理有限公司 12222
• 代理人: 徐楊陽

本發明公開了一種多處理器系統共享存儲系統的裝置，包括上電復位電路、多處理器模塊、DDR共享控制電路、NVME硬盤控制電路，所述上電復位電路、與多處理器模塊、DDR共享控制電路、NVME硬盤控制電路相連，多處理器模塊分別與DDR共享控制電路、NVME硬盤控制電路連接，DDR共享控制電路與DDR顆粒相連，NVME硬盤控制電路與固態硬盤相連。本發明的優點和有益效果：通過復位芯片實現處理器上電掃描過程，各處理器的DDR內存和NVME接口通過協議電路，實現多處理器通過協議電路共享DDR內存和NVME硬盤的數據讀寫操作的功能，其具有集成度高、可用性強、高穩定性等特點。

技術領域

本發明屬于計算機技術領域，具體涉及一種多處理器系統共享存儲系統的裝置。

背景技術

DDR是本身是一種SDRAM,其特點是在時鐘上升沿和下降沿都可以進行數據操作，其數據傳輸速度為系統時鐘頻率的兩倍，由于速度增加，其傳輸性能優于傳統的 SDRAM。DDR內存是一種高速并行總線，目前常用的為32位DDR和64位DDR，無論哪一種，對于并行總線來說，都要求著嚴格的時序要求，所以PCB走線的質量決定了設計出的內存的質量。實際設計中，大多采用T型走線和Flyby走線的方式進行處理器和多DDR內存芯片之間的數據傳輸。

NVMe是為PCIe制定的標準接口協議。解除了舊標準施放在SSD上的各種限制。支持所有常見的操作系統，具有良好的可拓展性、低延遲、低能耗、高性能等優點。傳統的AHCI協議具有較強的兼容性，但是當與通過PCIe總線連接的SSD一起運用時，無法提供最佳的性能。而NVMe的規劃充分利用了PCIe SSD的低延遲和并行性，并兼顧可處理器與平臺構架，最大程度的發揮SSD的性能。

隨著技術的進步，工業設計要求著更高的集成化，以最小空間體積實現所需功能是每個設計師追求的目標。而在嵌入式設計領域中，實現多處理器外圍電路簡單化是一個有效的方法。而DDR內存并行接口信號質量的問題無法實現多CPU串行走線的要求，而NVME固態硬盤的PCIE接口更是點對點協議標準。因此，設計出一種多處理器系統共享存儲系統的設計方法是非常有意義的舉措。

發明內容

本發明的目的在于克服現有技術中的缺陷，提供一種多處理器系統共享存儲系統的裝置。

為了實現上述目的，本發明的技術方案如下：

一種多處理器系統共享存儲系統的裝置，其特征在于，包括上電復位電路、多處理器模塊、DDR共享控制電路、NVME硬盤控制電路，所述上電復位電路、與多處理器模塊、DDR共享控制電路、NVME硬盤控制電路相連，多處理器模塊分別與DDR 共享控制電路、NVME硬盤控制電路連接，DDR共享控制電路與DDR顆粒相連， NVME硬盤控制電路與固態硬盤相連。

所述上電復位電路上電后輸出200ms復位信號，控制多處理器模塊、DDR共享控制電路、NVME硬盤控制電路復位。

所述多處理器模塊包括2個CPU芯片，各處理器引出PCIE總線、DDR總線和 Smbus總線，連接到后級電路，其中一個CPU作為主CPU，控制存儲系統的切換。

所述DDR共享控制電路的A通道連接DDR存儲芯片，BC通道分別連接兩個CPU 芯片，各通道信號保持以一對用，主CPU通過GPIO控制DDR共享控制電路的引腳進行信道選擇。

所述NVME硬盤控制電路上三個不同的PORT分別連接兩個CPU芯片的PCIE 信號及NVME固態硬盤的PCIE信號，兩個CPU的SMBUS總線與NVME硬盤控制電路和NVME固態硬盤以菊花鏈的方式串行連在一起，供兩個CPU進行寄存器操作。

本發明的優點和有益效果：通過復位芯片實現處理器上電掃描過程，各處理器的DDR內存和NVME接口通過協議電路，實現多處理器通過協議電路共享DDR內存和 NVME硬盤的數據讀寫操作的功能，其具有集成度高、可用性強、高穩定性等特點。

附圖說明