[發(fā)明專利]一種多處理器系統(tǒng)共享存儲系統(tǒng)的裝置

在審

• 申請?zhí)枺?/td>: 202011261486.6
• 申請日: 2020-11-12
• 公開（公告）號: CN112269756A
• 公開（公告）日: 2021-01-26
• 發(fā)明（設(shè)計）人: 朱恒飛
• 申請（專利權(quán)）人: 天津市英貝特航天科技有限公司
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F13/42
• 代理公司: 天津市尚文知識產(chǎn)權(quán)代理有限公司 12222
• 代理人: 徐楊陽

1.一種多處理器系統(tǒng)共享存儲系統(tǒng)的裝置，其特征在于，包括上電復(fù)位電路、多處理器模塊、DDR共享控制電路、NVME硬盤控制電路，所述上電復(fù)位電路、與多處理器模塊、DDR共享控制電路、NVME硬盤控制電路相連，多處理器模塊分別與DDR共享控制電路、NVME硬盤控制電路連接，DDR共享控制電路與DDR顆粒相連，NVME硬盤控制電路與固態(tài)硬盤相連。

2.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)共享存儲系統(tǒng)的裝置，所述上電復(fù)位電路上電后輸出200ms復(fù)位信號，控制多處理器模塊、DDR共享控制電路、NVME硬盤控制電路復(fù)位。

3.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)共享存儲系統(tǒng)的裝置，所述多處理器模塊包括2個CPU芯片，各處理器引出PCIE總線、DDR總線和Smbus總線，連接到后級電路，其中一個CPU作為主CPU，控制存儲系統(tǒng)的切換。

4.根據(jù)權(quán)利要求3所述的多處理器系統(tǒng)共享存儲系統(tǒng)的裝置，所述DDR共享控制電路的A通道連接DDR存儲芯片，BC通道分別連接兩個CPU芯片，各通道信號保持以一對用，主CPU通過GPIO控制DDR共享控制電路的引腳進行信道選擇。

5.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)共享存儲系統(tǒng)的裝置，所述NVME硬盤控制電路上三個不同的PORT分別連接兩個CPU芯片的PCIE信號及NVME固態(tài)硬盤的PCIE信號，兩個CPU的SMBUS總線與NVME硬盤控制電路和NVME固態(tài)硬盤以菊花鏈的方式串行連在一起，供兩個CPU進行寄存器操作。