[發明專利]一種亞閾區低功耗存算一體CMOS電路結構

有效

• 申請號: 202011260920.9
• 申請日: 2020-11-12
• 公開（公告）號: CN112382324B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 胡紹剛;雷諭霖;周桐;鄧陽杰;劉洋;于奇
• 申請（專利權）人: 電子科技大學
• 主分類號: G11C11/419
• 分類號: G11C11/419;G06F15/78
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.一種亞閾區低功耗存算一體CMOS電路結構，其特征在于，包括存儲模塊、運算模塊和讀取控制模塊；

所述存儲模塊用于存儲一位的數據，存儲模塊的輸入端接所需存儲的數據，并具有寫使能端；

所述運算模塊的一個輸入端接存儲模塊的輸出端，另一個輸入端接外部電壓，運算單元用于將接收到的存儲模塊的輸入數據與外部電壓輸入值作亞閾區下電流模式的加法運算，將結果以電流的形式輸出；

所述讀取控制模塊用于接收運算模塊的電流輸出，并具有讀使能輸入端，讀使能輸入端接外部使能信號輸入，根據使能輸入控制數據的讀出；

所述運算模塊為工作在亞閾區的晶體管，運算單元的輸出電流I_Dsub與柵源電壓V_GS和源漏電壓V_DS滿足電流模式下的加法關系：

I_Dsub＝f(V_SRAM-nV_in-V_T)+bias

其中V_SRAM是存儲模塊所存的電壓值，V_T為MOS管閾值電壓，bias為固定的電壓偏移；W為MOS管溝道寬度，L為MOS管溝道長度，μ_n為載流子遷移率，為溝道耗盡層電容，k為波耳茲曼常數，T為熱力學溫度，q為電子電荷；

當外部輸入電壓V_in＝V_DS，存儲值電壓V_SRAM＝V_GS，通過設定外部輸入電壓值，即可實現存儲值與外部輸入電壓值的加法運算。

2.根據權利要求1所述的一種亞閾區低功耗存算一體CMOS電路結構，其特征在于，所述存儲模塊采用6T?SRAM結構，該結構采用6個MOSFET構成且能夠存儲一位數據，包括組成兩個CMOS反相器的N型MOSFET和P型MOSFET各兩個，兩個MOSFET均工作在亞閾區；兩個CMOS反相器的輸出端各接一個N型MOSFET，分別用于接收寫使能信號和數據輸入信號，且兩個數據輸入信號相反，稱為正相數據輸入和反相數據輸入；寫使能信號能夠用于控制存儲模塊何時接受輸入，當使能端為高時接受輸入，存儲與正相數據輸入端相同的值。

3.根據權利要求2所述的一種亞閾區低功耗存算一體CMOS電路結構，其特征在于，所述運算模塊為多個，由一個存儲模塊同時驅動。

4.根據權利要求3所述的一種亞閾區低功耗存算一體CMOS電路結構，其特征在于，所述讀取控制模塊采用單MOSFET傳輸門結構，外部控制信號接于傳輸門柵極。