[發明專利]半導體器件和控制半導體器件的方法在審
| 申請號： | 202011252181.9 | 申請日： | 2020-11-11 |
| 公開（公告）號： | CN112863558A | 公開（公告）日： | 2021-05-28 |
| 發明（設計）人： | 鈴木潤一 | 申請（專利權）人： | 瑞薩電子株式會社 |
| 主分類號： | G11C5/02 | 分類號： | G11C5/02;G11C5/06;G11C5/14;H01L27/11524;H01L27/11529 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 李輝 |
| 地址： | 日本*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體器件 控制 方法 | ||
1.一種半導體器件，包括被形成在半導體襯底上的存儲器單元和開關電路，
其中所述開關電路被設置在所述存儲器單元外部，并且所述開關電路被電連接至所述存儲器單元，
其中所述存儲器單元包括多個晶體管，所述多個晶體管包括第一晶體管，
其中所述開關電路包括被電連接至所述第一晶體管的第二晶體管，
其中所述第二晶體管包括：
第一字柵極，被形成在第一柵極絕緣膜上；
第一耦合柵極，被形成在第二柵極絕緣膜上，所述第二柵極絕緣膜具有比所述第一柵極絕緣膜厚的厚度，
其中在所述第二晶體管中，當電流流過所述開關電路時，第一電壓從所述開關電路的外部被供應，使得所述半導體襯底的在所述第一字柵極之下的第一區域變為導電狀態，
其中在所述第二晶體管中，當電流流過所述開關電路時，第二電壓從所述開關電路的外部被供應，使得所述半導體襯底的在所述第一耦合柵極之下的第二區域變為導電狀態，并且
其中所述第二電壓高于所述第一電壓。
2.根據權利要求1所述的半導體器件，
其中所述第一晶體管包括：
第二字柵極，被形成在第三柵極絕緣膜上；以及
第二耦合柵極，被形成在第四柵極絕緣膜上，所述第四柵極絕緣膜具有比所述第三柵極絕緣膜厚的厚度，
其中所述第一晶體管包括第一源極電極，所述第一源極電極被電連接至所述第二晶體管的第二源極電極，
其中在所述第一晶體管中，當電流流過所述存儲器單元時，第三電壓從所述存儲器單元的外部被供應，使得所述半導體襯底的在所述第二字柵極之下的第三區域變為導電狀態，
其中在所述第一晶體管中，當電流流過所述存儲器單元時，第四電壓從所述存儲器單元的外部被供應，使得所述半導體襯底的在所述第二耦合柵極之下的第四區域變為導電狀態，
其中所述第四電壓高于所述第三電壓，并且
其中所述第二電壓低于所述第四電壓。
3.根據權利要求1所述的半導體器件，
其中所述第一晶體管包括：
第二字柵極，被形成在第三柵極絕緣膜上；以及
第二耦合柵極，被形成在第四柵極絕緣膜上，所述第四柵極絕緣膜具有比所述第三柵極絕緣膜厚的厚度，
其中所述第一晶體管的第一源極電極被電耦合至所述第二晶體管的第二源極電極，
其中在所述第一晶體管中，當電流流過所述存儲器單元時，第三電壓從所述存儲器單元的外部被供應，使得所述半導體襯底的在所述第二耦合柵極之下的第三區域變為導電狀態，
其中在所述第一晶體管中，當電流流過所述存儲器單元時，第四電壓從所述存儲器單元的外部被供應，使得所述半導體襯底的在所述第二耦合柵極之下的第四區域變為導電狀態，
其中所述第四電壓高于所述第三電壓，并且
其中所述第二電壓與所述第四電壓基本上相同。
4.根據權利要求3所述的半導體器件，
其中在停止向所述第二字柵極供應所述第三電壓之后，所述第二耦合柵極被供應有所述第四電壓，并且
其中在停止向所述第二字柵極供應所述第三電壓之后，所述第一耦合柵極被供應有所述第二電壓。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社，未經瑞薩電子株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011252181.9/1.html，轉載請聲明來源鉆瓜專利網。
