[發明專利]半導體器件及其形成方法

在審

• 申請號: 202011249564.0
• 申請日: 2020-11-10
• 公開（公告）號: CN113314528A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 陸則憲;江庭瑋;蘇品岱;陳蓉萱;李慧文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體器件，包括：第一多柵極場效應晶體管(FET)，設置在襯底上方，所述第一多柵極FET包括第一有源區；以及第二多柵極FET，設置在第一多柵極FET上方，第二多柵極FET包括第二有源區。沿著垂直于襯底的豎直方向，第一有源區和第二有源區不完全投影。本發明的實施例還提供了一種用于形成半導體器件的方法。

技術領域

本發明的實施例涉及半導體器件及其形成方法。

背景技術

隨著半導體工業不斷地追求更高的器件密度、更高的性能、和更低的成本，來自制造和設計問題的挑戰已經導致了三維設計的發展，例如多柵極場效應晶體管(FET)，包括FinFET和全環柵(GAA)FET。在通常的FinFET中，柵極電極鄰近溝道區的三個側面，柵極介電層介入其間。互補FET(CFET)通常包括設置在襯底上方的底部FET和設置在底部FET之上的頂部FET。包括柵極介電層和柵極電極層的柵極結構通常形成在底部和頂部FET的溝道區周圍。通常，底部FET是第一導電類型(例如n型)FET，而頂部FET是不同于第一導電類型的第二導電類型(例如p型)，反之亦然。

發明內容

根據本發明的一個方面，提供了一種半導體器件，包括：第一多柵極場效應晶體管(FET)，設置在襯底上方，第一多柵極場效應晶體管包括在第一水平面上延伸的第一有源區；以及第二多柵極場效應晶體管，設置在第一多柵極場效應晶體管上方，第二多柵極場效應晶體管包括在平行于第一水平面的第二水平面上延伸的第二有源區；其中，當從垂直于第一水平面的豎直方向觀察時，第一有源區和第二有源區不完全重疊。

根據本發明的另一個方面，提供了一種半導體器件，包括：襯底；第一多柵極場效應晶體管，設置在襯底上方，第一多柵極場效應晶體管包括第一有源區，第一有源區在平行于襯底的第一水平面上延伸，并且在襯底上具有第一有源區的第一投影；以及第二多柵極場效應晶體管，設置在第一多柵極場效應晶體管上方，第二多柵極場效應晶體管包括第二有源區，第二有源區在平行于襯底的第二水平面上延伸，并且在襯底上具有第二有源區的第二投影；其中，第一投影和第二投影不完全重疊。

根據本發明的又一個方面，提供了一種用于形成半導體器件的方法，包括：形成設置在襯底上方的第一多柵極場效應晶體管，第一多柵極場效應晶體管包括在第一水平面上延伸的第一有源區；以及形成設置在第一多柵極場效應晶體管上方的第二多柵極場效應晶體管，第二多柵極場效應晶體管包括在平行于第一水平面的第二水平面上延伸的第二有源區；其中，當從垂直于第一水平面的豎直方向觀察時，第一有源區和第二有源區不完全重疊。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A是根據一些實施例示出CFET的示例的透視圖；

圖1B是根據一些實施例示出圖1A所示的示例CFET的截面圖；

圖1C是根據一些實施例示出圖1A所示的示例CFET的另一個截面圖；

圖2是根據一些實施例示出CFET的示例的布局圖；

圖3A是根據一些實施例示出CFET的示例的透視圖；

圖3B是根據一些實施例示出圖3A所示的示例CFET的截面圖；

圖4是根據一些實施例示出用于形成CFET的方法的示例的流程圖。

具體實施方式