[發(fā)明專利]具功能單元的微處理器的執(zhí)行隊(duì)列的優(yōu)先權(quán)調(diào)度方法

在審

• 申請?zhí)枺?/td>: 202011246975.4
• 申請日: 2020-11-10
• 公開（公告）號: CN113806032A
• 公開（公告）日: 2021-12-17
• 發(fā)明（設(shè)計(jì)）人: 陳丁明
• 申請（專利權(quán)）人: 晶心科技股份有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50;G06F9/30;G06F9/38
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 宋興;劉芳

1.一種微處理器，包括：

指令解碼單元，至少解碼出指令的一個源操作數(shù)，并發(fā)送解碼后指令；

功能單元，執(zhí)行由核發(fā)指令指定的操作；

執(zhí)行隊(duì)列，耦合在所述功能單元與所述指令解碼單元之間，具有多個條目，每一條目存儲源自所述指令解碼單元中具有數(shù)據(jù)依賴性需要排隊(duì)的指令；以及

優(yōu)先權(quán)調(diào)度器，耦合在所述功能單元、所述指令解碼單元及所述執(zhí)行隊(duì)列之間，基于與所述解碼后指令及所述排隊(duì)指令對應(yīng)的操作數(shù)數(shù)據(jù)是否準(zhǔn)備就緒而對所述解碼后指令及所述排隊(duì)指令進(jìn)行優(yōu)先權(quán)排序，且基于被指派到所述解碼后指令及所述排隊(duì)指令的對應(yīng)優(yōu)先權(quán)而從所述解碼后指令或所述排隊(duì)指令中擇一作為所述核發(fā)指令分派到所述功能單元，其中直接從所述指令解碼單元發(fā)送的對應(yīng)操作數(shù)數(shù)據(jù)準(zhǔn)備就緒的解碼后指令具有比來自所述執(zhí)行隊(duì)列，對應(yīng)操作數(shù)數(shù)據(jù)準(zhǔn)備就緒的排隊(duì)指令更高的優(yōu)先權(quán)。

2.根據(jù)權(quán)利要求1所述的微處理器，其中所述核發(fā)指令被發(fā)送到所述功能單元，其中所述核發(fā)指令的操作數(shù)數(shù)據(jù)來自寄存器文件或轉(zhuǎn)發(fā)自所述功能單元與所述核發(fā)指令的操作數(shù)對應(yīng)的結(jié)果數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的微處理器，其中所述優(yōu)先權(quán)調(diào)度器包括：

第一操作數(shù)檢查邏輯，耦合到所述指令解碼單元，以用于接收所述解碼后指令，并判斷與所述解碼后指令對應(yīng)的操作數(shù)數(shù)據(jù)是否準(zhǔn)備就緒；

第二操作數(shù)檢查邏輯，耦合到所述執(zhí)行隊(duì)列，以用于接收所述執(zhí)行隊(duì)列的第一條目中的排隊(duì)指令，并判斷與所述排隊(duì)指令對應(yīng)的操作數(shù)數(shù)據(jù)是否準(zhǔn)備就緒；以及

優(yōu)先權(quán)選擇邏輯，分別耦合到所述第一操作數(shù)檢查邏輯及所述第二操作數(shù)檢查邏輯，以自所述解碼后指令及所述排隊(duì)指令中選擇對應(yīng)操作數(shù)數(shù)據(jù)就緒的一條指令以發(fā)送到所述功能單元。

4.根據(jù)權(quán)利要求3所述的微處理器，其中所述優(yōu)先權(quán)調(diào)度器進(jìn)一步包括：

第三操作數(shù)檢查邏輯，耦合到所述執(zhí)行隊(duì)列，以用于接收所述執(zhí)行隊(duì)列的第二條目中的排隊(duì)指令，并判斷與之對應(yīng)的操作數(shù)數(shù)據(jù)是否準(zhǔn)備就緒，

其中位于所述第一條目中對應(yīng)操作數(shù)數(shù)據(jù)準(zhǔn)備就緒的排隊(duì)指令比位于第二條目中對應(yīng)操作數(shù)數(shù)據(jù)準(zhǔn)備就緒的排隊(duì)指令具有更高的優(yōu)先權(quán)，

其中第二條目中對應(yīng)操作數(shù)數(shù)據(jù)準(zhǔn)備就緒的排隊(duì)指令比第一條目中對應(yīng)操作數(shù)數(shù)據(jù)尚未準(zhǔn)備就緒的排隊(duì)指令具有更高的優(yōu)先權(quán)。

5.根據(jù)權(quán)利要求4所述的微處理器，其中所述執(zhí)行隊(duì)列包括旋轉(zhuǎn)指標(biāo)，而所述旋轉(zhuǎn)指標(biāo)包括：

第一讀取指標(biāo)，指向所述執(zhí)行隊(duì)列中第一條目的排隊(duì)指令；以及

第二讀取指標(biāo)，指向所述執(zhí)行隊(duì)列中第二條目的排隊(duì)指令，

其中如果所述第一條目的排隊(duì)指令被所述優(yōu)先權(quán)調(diào)度器選擇用于發(fā)送到所述功能單元，則所述第二讀取指標(biāo)被復(fù)制到所述第一讀取指標(biāo)，且所述第二讀取指標(biāo)遞增1，

其中如果在第二條目的排隊(duì)指令被所述優(yōu)先權(quán)調(diào)度器選擇用于發(fā)送到所述功能單元，則第二讀取指標(biāo)遞增1。

6.根據(jù)權(quán)利要求1所述的微處理器，其中如果對應(yīng)的操作數(shù)數(shù)據(jù)尚未準(zhǔn)備就緒且所述執(zhí)行隊(duì)列已滿，則暫停處理來自所述指令解碼單元的解碼后指令。

7.根據(jù)權(quán)利要求1所述的微處理器，其中所述優(yōu)先權(quán)調(diào)度器先從所述解碼后指令及所述排隊(duì)指令中擇一作為核發(fā)指令，再從寄存器文件或結(jié)果數(shù)據(jù)總線存取所需操作數(shù)數(shù)據(jù)。

8.根據(jù)權(quán)利要求1所述的微處理器，其中

來自所述指令解碼單元的解碼后指令及來自所述執(zhí)行隊(duì)列的排隊(duì)指令獨(dú)立地從寄存器文件及結(jié)果數(shù)據(jù)總線存取對應(yīng)的操作數(shù)數(shù)據(jù)，且

所述優(yōu)先權(quán)調(diào)度器基于所述解碼后指令及所述排隊(duì)指令的優(yōu)先權(quán)來選擇操作數(shù)數(shù)據(jù)，以發(fā)送到所述功能單元。