[發(fā)明專利]一種高集成度SRAM

有效

• 申請?zhí)枺?/td>: 202011246004.X
• 申請日: 2020-11-10
• 公開（公告）號: CN112366204B
• 公開（公告）日: 2023-08-11
• 發(fā)明（設(shè)計）人: 廖永波;馮軻;李平;李垚森;聶瑞宏;唐瑞楓;林凡
• 申請（專利權(quán)）人: 電子科技大學
• 主分類號: H10B10/00
• 分類號: H10B10/00;H01L27/092;H01L21/8238
• 代理公司: 成都惠迪專利事務(wù)所(普通合伙) 51215
• 代理人: 劉勛

本專利提出一種高集成度納米墻結(jié)構(gòu)SRAM及實現(xiàn)方法，相比傳統(tǒng)在FINFET和GAA中的MOSFET而言，本專利中的MOSFET的柵極不必全包圍溝道區(qū)，因此，集成密度大大提高；通過NMOS管占用1面?zhèn)葔Γ琍MOS管占用3面?zhèn)葔韺崿F(xiàn)P管的寬長比為N管的寬長比的3倍，極大的減小了芯片面積；在同一面納米墻上可以制做大量MOSFET，MOSFET間由絕緣體隔離，形成類似門海結(jié)構(gòu)；由上述MOSFET構(gòu)成六管單元SRAM，可大大提高集成度。

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)和半導體技術(shù)。

背景技術(shù)

上世紀七十年代，戈登摩爾總結(jié)出集成電路的晶體管數(shù)量每兩年增加一倍，這就是著名的摩爾定律。集成電路幾十年的發(fā)展中，平面MOS工藝出現(xiàn)了短溝道效應(yīng)、漏極誘生勢壘降低等一系列問題，針對MOS器件中的這些問題，誕生了FINFET、GAA等新方法。在FINFET、GAA工藝中，MOSFET的柵極需要將溝道區(qū)環(huán)繞包圍，形成CMOS器件中，PMOS的溝道寬長比需要比NMOS溝道寬長比大三倍，實現(xiàn)電學特性對稱，因此需要擴大有源區(qū)，這樣就會增加芯片面積，限制了集成度的提高。

本專利基于上述事實，提出了一種高集成度納米墻結(jié)構(gòu)SRAM及實現(xiàn)方法，可以在一面納米墻上制作NMOS晶體管，在三面納米墻上制作PMOS晶體管，這樣PMOS溝道寬長比就比NMOS溝道寬長比大三倍，實現(xiàn)了電學特性對稱，無需擴大有源區(qū)；MOSFET的柵極不必包圍溝道區(qū)，且一面納米墻可以制作大量MOSFET，可以大大增加集成密度，有效減小芯片面積。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是：提供一種高集成度SRAM以及制造方法，能夠極大提高集成度，大大縮小器件面積。

本發(fā)明在摻雜的硅襯底上，通過多次外延工藝分別形成漂移區(qū)、溝道區(qū)、源區(qū)；經(jīng)刻槽，填充多晶硅或耐用金屬形成納米墻，可以為全部填充、局部填充或表面填充；再經(jīng)摻雜形成縱向NMOS器件和PMOS器件，有源區(qū)在最上層和源區(qū)在最下層兩種不同結(jié)構(gòu)(如圖1,2)，其襯底可以為N型或P型。

本發(fā)明在上述基本結(jié)構(gòu)上，實現(xiàn)了縱向NMOS與PMOS的并聯(lián)，構(gòu)成CMOS反相器(如圖3)，圖3是由圖4中虛線位置縱切得到的立體剖面圖。縱向NMOS與PMOS溝道寬度之比為1:3，同樣有源區(qū)在最上層和源區(qū)在最下層兩種結(jié)構(gòu)。其中源區(qū)在最上層時，縱向NMOS和PMOS的漏區(qū)與P襯底相連，可以由一層金屬層將二者的漏區(qū)同時引出，金屬層由二氧化硅隔離；源區(qū)在最下層時，縱向NMOS和PMOS的源區(qū)由二氧化硅隔離，由兩層金屬層分別將二者的源區(qū)引出，金屬層由二氧化硅隔離。金屬層寬度與納米墻寬度一致，金屬槽可以全部填充或局部填充或表面填充。

本發(fā)明在上述基本結(jié)構(gòu)上，通過上述CMOS反相器與縱向?qū)ΨQ結(jié)構(gòu)NMOS相連(如圖5,6)，可以構(gòu)成一種高集成度六管單元SRAM結(jié)構(gòu)，與平面工藝和FINFET工藝相比，極大的減小了芯片面積，大大提高了集成度。

附圖說明

圖1為一個納米墻NMOS立體示意圖(剖面)；

圖2為一個納米墻PMOS立體示意圖(剖面)；

圖3為一個納米墻CMOS反相器立體示意圖(剖面)；

圖4為一個納米墻CMOS反相器平面俯視圖；

圖5為一個六管單元SRAM電路結(jié)構(gòu)

圖6為一個縱向?qū)ΨQ結(jié)構(gòu)NMOS。

具體實施方式

實施例1：以P型襯底(也可為N型襯底)為例，CMOS反相器實現(xiàn)的流程如下：

(a)在P襯底上外延生長N+層和P+層。

(b)在N+層和P+層上生長N-層和P-層，用氧化物隔離。

(c)在P層和N層上生長P層和N層，用氧化物隔離。