[發明專利]存儲器及其制作方法

有效

• 申請號: 202011244805.2
• 申請日: 2020-11-10
• 公開（公告）號: CN112103292B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 劉峻
• 申請（專利權）人: 長江先進存儲產業創新中心有限責任公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11568
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 李洋;張穎玲

本公開實施例公開了一種存儲器及其制作方法，所述存儲器包括：依次并列設置的溝道層、隧穿層、選通層和存儲層；所述選通層，具有開啟狀態和關閉狀態；其中，處于所述開啟狀態的所述選通層導電，處于所述關閉狀態的所述選通層電絕緣；在所述選通層處于所述開啟狀態且施加在所述隧穿層上的電壓大于閾值電壓時，所述隧穿層和所述選通層允許帶電粒子在所述溝道層和所述存儲層之間傳輸；在所述選通層處于所述關閉狀態時，所述隧穿層和所述選通層阻擋帶電粒子在所述溝道層和所述存儲層之間傳輸。

技術領域

本公開實施例涉及集成電路領域，特別涉及一種存儲器及其制作方法。

背景技術

在對存儲器進行編程或擦除操作時，通常需要提供輸入電壓，使帶電粒子穿過存儲層和溝道層之間的隧穿層。

為了提高存儲器的數據保持能力，通常隧穿層的厚度較大。然而，對具有較厚隧穿層的存儲器進行編程或擦除操作時，需要提供的輸入電壓也較大，導致存儲器結構退化，降低存儲器的可靠性。

發明內容

有鑒于此，本公開實施例提供一種存儲器及其制作方法。

根據本公開實施例的第一方面，提供一種存儲器，包括：依次并列設置的溝道層、隧穿層、選通層和存儲層；

所述選通層，具有開啟狀態和關閉狀態；其中，處于所述開啟狀態的所述選通層導電，處于所述關閉狀態的所述選通層電絕緣；

在所述選通層處于所述開啟狀態且施加在所述隧穿層上的電壓大于閾值電壓時，所述隧穿層和所述選通層允許帶電粒子在所述溝道層和所述存儲層之間傳輸；

在所述選通層處于所述關閉狀態時，所述隧穿層和所述選通層阻擋帶電粒子在所述溝道層和所述存儲層之間傳輸。

在一些實施例中，所述存儲器還包括：

第一介質層，位于所述選通層和所述存儲層之間，用于減小所述選通層和所述存儲層之間的接觸電阻。

在一些實施例中，所述第一介質層的組成材料包括氧化硅和/或氮氧化硅。

在一些實施例中，所述存儲器還包括：

第二介質層和柵極控制層；

所述第二介質層，位于所述存儲層和所述柵極控制層之間，用于電隔離所述存儲層和所述柵極控制層；

所述柵極控制層，用于控制所述選通層在所述開啟狀態和所述關閉狀態之間切換。

在一些實施例中，所述存儲器包括二維浮柵型存儲器；其中，所述溝道層、所述隧穿層、所述選通層、所述存儲層、所述第二介質層和所述柵極控制層由下至上依次層疊設置。

在一些實施例中，所述存儲器包括三維浮柵型存儲器或三維電荷俘獲型存儲器，所述三維浮柵型存儲器或所述三維電荷俘獲型存儲器包括：

柵疊層結構，包括：依次由下至上交替層疊設置的第三介質層和所述柵極控制層；

所述溝道層、所述隧穿層、所述選通層、所述存儲層和所述第二介質層，沿所述第三介質層和所述柵極控制層的層疊設置方向貫穿所述柵疊層結構；

其中，所述隧穿層、所述選通層和所述存儲層，順次層疊圍繞在所述溝道層外側，且設置在所述溝道層和所述第二介質層之間。

在一些實施例中，所述隧穿層的厚度范圍包括：5埃至30埃；

所述選通層的厚度范圍包括：30埃至200埃。

根據本公開實施例的第二方面，提供一種存儲器的制作方法，包括：