[發(fā)明專利]柱狀銅凸點、半導(dǎo)體芯片及半導(dǎo)體裝置

在審

• 申請?zhí)枺?/td>: 202011243111.7
• 申請日: 2020-11-09
• 公開（公告）號: CN112928087A
• 公開（公告）日: 2021-06-08
• 發(fā)明（設(shè)計）人: 山本研吾;伊藤大介;大久保光晃;內(nèi)田健二
• 申請（專利權(quán)）人: 新光電氣工業(yè)株式會社
• 主分類號: H01L23/488
• 分類號: H01L23/488
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 向勇;宋曉寶

本發(fā)明提供一種柱狀銅凸點、半導(dǎo)體芯片及半導(dǎo)體裝置。柱狀銅凸點形成在半導(dǎo)體芯片的電極墊上，并具有：第1銅層；第1金屬層，形成在所述第1銅層的正上方；第2銅層，形成在所述第1金屬層的正上方；及第2金屬層，形成在所述第2銅層的正上方。其中，所述第1金屬層和所述第2金屬層由蝕刻速率與銅不同的金屬形成，所述第1金屬層的外周側(cè)在所述第1銅層的側(cè)面的外側(cè)呈環(huán)狀凸起，所述第2金屬層的外周側(cè)在所述第2銅層的側(cè)面的外側(cè)呈環(huán)狀凸起。

技術(shù)領(lǐng)域

本發(fā)明涉及柱狀銅凸點(Cu-pillar bump)、半導(dǎo)體芯片及半導(dǎo)體裝置。

背景技術(shù)

將半導(dǎo)體芯片實裝至配線基板的半導(dǎo)體裝置是眾所周知的。在這樣的半導(dǎo)體裝置中，存在為了與配線基板的焊墊進行連接而在半導(dǎo)體芯片的電極墊上設(shè)置凸點的情況。作為凸點，例如可列舉出對材料不同的多個(plural)金屬層進行了層疊的結(jié)構(gòu)。半導(dǎo)體芯片的凸點和配線基板的焊墊可藉由焊料進行連接。

專利文件1：(日本)特開2006-295109號公報

專利文件2：美國專利說明書第10403590號

發(fā)明內(nèi)容

[要解決的技術(shù)問題]

為了在半導(dǎo)體芯片和配線基板之間實現(xiàn)高可靠性的連接，需要足夠量的焊料。然而，如果焊料量較多，則存在多余的焊料會到達到凸點的側(cè)面，導(dǎo)致焊料與半導(dǎo)體芯片側(cè)進行接觸的情況。此情況下，由于焊料與半導(dǎo)體芯片側(cè)進行了接觸，所以可能發(fā)生諸如電路短路等的故障。

本發(fā)明是鑒于上述問題而提出的，其目的在于提供一種柱狀銅凸點，該柱狀銅凸點具有多余的焊料難以到達其側(cè)面的結(jié)構(gòu)。

[技術(shù)方案]

本柱狀銅凸點是一種形成在半導(dǎo)體芯片的電極墊上的柱狀銅凸點，其具有：第1銅層；第1金屬層，形成在所述第1銅層的正上方；第2銅層，形成在所述第1金屬層的正上方；及第2金屬層，形成在所述第2銅層的正上方。所述第1金屬層和所述第2金屬層由蝕刻速率與銅不同的金屬形成，所述第1金屬層的外周側(cè)在所述第1銅層的側(cè)面的外側(cè)呈環(huán)狀凸起，所述第2金屬層的外周側(cè)在所述第2銅層的側(cè)面的外側(cè)呈環(huán)狀凸起。

[有益效果]

根據(jù)所公開的技術(shù)，能夠提供一種柱狀銅凸點，該柱狀銅凸點具有多余的焊料難以到達其側(cè)面的結(jié)構(gòu)。

附圖說明

圖1是具有第1實施方式的柱狀銅凸點的半導(dǎo)體芯片的例示局部剖面圖。

圖2是第1實施方式的柱狀銅凸點的制造步驟的例示圖(其一)。

圖3是第1實施方式的柱狀銅凸點的制造步驟的例示圖(其二)。

圖4是第1實施方式的柱狀銅凸點的制造步驟的例示圖(其三)。

圖5是比較例的半導(dǎo)體芯片連接至配線基板的焊墊時的模式圖。

圖6是本實施方式的半導(dǎo)體芯片連接至配線基板的焊墊時的模式圖。

圖7是具有第1實施方式的變形例1的柱狀銅凸點的半導(dǎo)體芯片的例示局部剖面圖。

圖8是具有第1實施方式的變形例2的柱狀銅凸點的半導(dǎo)體芯片的例示局部剖面圖。

圖9是第2實施方式的半導(dǎo)體裝置的例示剖面圖。

附圖標記的說明：

1 半導(dǎo)體裝置

10 配線基板

11 絕緣層

12、13 配線層

14、15 阻焊層

14x、15x 開口部