[發明專利]集成電路及其操作方法

在審

• 申請號: 202011238431.3
• 申請日: 2020-11-09
• 公開（公告）號: CN114204933A
• 公開（公告）日: 2022-03-18
• 發明（設計）人: 周凱;潘磊;馬亞琪;嚴章英
• 申請（專利權）人: 臺灣積體電路制造股份有限公司;臺積電（南京）有限公司;臺積電（中國）有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0175;H03K19/0185
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

1.一種集成電路，包括：

控制電路，耦接于第一電壓端點與第一節點之間，并且用于在所述第一節點產生起始電壓；以及

第一電壓產生電路以及第二電壓產生電路，所述第一電壓產生電路以及所述第二電壓產生電路與第一電容單元耦接在第一節點，并與第二電容單元耦接在第二節點，

其中所述第一電壓產生電路用于響應于在所述第一節點的所述起始電壓，基于來自第二電壓端點的第一供應電壓產生第一控制信號至所述第二電壓產生電路，并且

所述第二電壓產生電路用于響應于從所述第一電壓產生電路接收的所述第一控制信號，基于不同于所述第一供應電壓的第二供應電壓產生第二控制信號至所述第一節點。

2.如權利要求1所述的集成電路，所述控制電路包括：

晶體管，具有耦接于所述第二電壓端點的源極以及耦接于所述第一節點的漏極與柵極。

3.如權利要求2所述的集成電路，其中，由所述控制電路產生的所述起始電壓關聯于所述晶體管的臨界電壓以及所述第一供應電壓。

4.如權利要求1所述的集成電路，其中，所述第一電容單元耦接于所述第一節點與所述第二電壓端點之間，所述控制電路與所述第一電容單元用于作為介于所述第一電壓端點與所述第二電壓端點之間的靜電放電路徑。

5.如權利要求1所述的集成電路，其中，所述第一控制信號與所述第二節點的電壓電平有關，所述第二控制信號與所述第一節點的電壓電平有關。

6.如權利要求1所述的集成電路，其中，所述第一電壓產生電路具有P型晶體管，該P型晶體管包括與所述第一節點耦接的柵極和與所述第二節點耦接的漏極，并且

所述第二電壓產生電路具有N型晶體管，該N型晶體管包括與所述第二節點耦接的柵極和與所述第一節點耦接的漏極。

7.如權利要求1所述的集成電路，其中，所述第一電壓產生電路包括彼此串聯耦接的多個第一晶體管，所述第二電壓產生電路包括彼此串聯耦接的多個第二晶體管，

其中，所述控制電路包括彼此串聯耦接的多個第三晶體管；

其中，所述第一晶體管的數量不同于所述第二晶體管的數量與所述第三晶體管的數量的總和。

8.如權利要求7所述的集成電路，其中，所述第一晶體管為P型，以及所述第二晶體管與所述第三晶體管為N型；

其中，所述第一晶體管的數量小于所述第二晶體管的數量與所述第三晶體管的數量的所述總和。

9.一種集成電路，包括：

第一導電線段與第二導電線段，所述第一導電線段與所述第二導電線段沿第一方向延伸；

第一柵極，所述第一柵極耦接至所述第一導電線段并被放置于耦接第一電壓端點的第一主動區域與第二主動區域之間；

第二柵極與第三主動區域，所述第二柵極與所述第三主動區域耦接至所述第一導電線段，其中，所述第二柵極被放置于所述第三主動區域與耦接至第二電壓端點的第四主動區域之間；以及

第三柵極，所述第三柵極與所述第二柵極沿所述第一方向分開，耦接至所述第二導電線段，并被放置于所述第三主動區域與耦接至所述第二電壓端點的第五主動區域之間；

其中，所述第一柵極、所述第一主動區域以及所述第二主動區域包括在用作第一晶體管的結構中，其中，所述第二柵極、所述第三主動區域以及所述第四主動區域包括在用作第二晶體管的結構中，其中，所述第三柵極、所述第三主動區域以及所述第五主動區域包括在用作第三晶體管的結構中；

其中，所述第一晶體管至所述第三晶體管以及所述第一導電線段用于對所述第一電壓端點以及所述第二電壓端點之間的靜電電流的第一部分進行放電。

10.一種集成電路的操作方法，包括：

由至少一個第一晶體管產生起始電壓以導通至少一個第二晶體管，其中，所述至少一個第一晶體管的柵極與第一端在第一節點耦接至所述至少一個第二晶體管的柵極；

由所述至少一個第二晶體管根據第一供應電壓調整第二節點的電壓電位，其中，所述至少一個第二晶體管在所述第二節點與至少一個第三晶體管耦接；以及

由所述至少一個第三晶體管根據不同于所述第一供應電壓的第二供應電壓調整所述第一節點的電壓電平。