[發明專利]存儲器讀寫控制電路及其操作方法

在審

• 申請號: 202011237305.6
• 申請日: 2020-11-09
• 公開（公告）號: CN112349319A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 徐勤媛;唐原
• 申請（專利權）人: 無錫拍字節科技有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/22;G11C8/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種存儲器讀寫控制電路，其包括：

輸入電路，其接收輸入信號，輸出讀寫控制信號，其中其輸入信號包括讀寫控制命令、存儲單元地址以及需寫入的數據；

狀態機電路，其接收輸入電路輸入的控制信號以及讀寫驅動電路反饋的存儲單元讀寫結束信號，輸出存儲單元讀寫信號，從起始地址按照順序依次對存儲單元進行數據讀寫直至終止地址；

存儲單元讀寫驅動電路，其接收狀態機電路輸出的存儲單元讀寫信號對存儲單元進行數據讀寫，并向狀態機電路反饋每個存儲單元讀寫結束信號。

2.如權利要求1所述的存儲器讀寫控制電路，其中輸入電路為串行外設接口電路(SPI)。

3.如權利要求1所述的存儲器讀寫控制電路，其中狀態機電路其工作流程為，接收輸入電路的輸入信號后判斷是否為讀寫命令信號，如果是則輸出向起始地址的存儲單元進行讀寫的控制信號給讀寫控制電路，然后接收到讀寫控制電路反饋的起始地址存儲單元讀寫結束信號，判斷讀寫的存儲單元地址是否為終止地址，如果是則返回待機狀態，如果不是，則存儲單元地址依序增加并向讀寫控制電路輸出對增加一位地址的存儲單元進行讀寫的命令。

4.如權利要求3所述的存儲器讀寫控制電路，其中所述狀態機電路其是由D觸發器和計時器組成的時序邏輯電路。

5.如權利要求1所述的存儲器讀寫控制電路，其中所述存儲單元讀寫驅動電路，其包括字線控制電路、位線控制電路、板線控制電路，回寫使能控制電路，鎖存控制電路。

6.如權利要求5所述的存儲器讀寫控制電路，其中所述讀寫驅動電路中的各控制電路依次連接，每個電路包括延時電路和脈沖電路，其中前一控制電路的延時電路的輸出為后一控制電路的延時電路的輸入。

7.如權利要求6所述的存儲器讀寫控制電路，其中所述延時電路其包括串聯的PMOS晶體管和NMOS晶體管，其中PMOS晶體管的柵極連接輸入端，NMOS晶體管與地之間連接電阻，PMOS晶體管與NMOS晶體管的連接節點與地之間連接電容，PMOS晶體管與NMOS晶體管的連接節點經過反相器輸入與門電路的一個輸入端，輸入端輸入與門電路的另一輸入端，與門電路的輸出端為延時電路的輸出端。

8.如權利要求6所述的存儲器讀寫控制電路，其中所述的脈沖電路其包括串聯的PMOS晶體管P2和NMOS晶體管N2，其中PMOS晶體管P2的柵極連接延時電路的輸入端IN，PMOS晶體管P2的源極連接電源電壓，PMOS晶體管P2的漏極與NMOS晶體管N2的源極連接，NMOS晶體管N2的柵極連接延時電路的輸入端IN，NMOS晶體管N2的漏極與地之間連接電阻R2，PMOS晶體管P2的漏極與NMOS晶體管的源極共同連接的節點與地之間連接電容C2，PMOS晶體管P2的漏極與NMOS晶體管的源極共同連接的節點B經過相互串聯的第一反相器51和第二反相器52與與門電路53的一個輸入端連接，脈沖電路的輸入端IN與與門電路53的另一輸入端連接，與門電路53的輸出端作為整個脈沖電路的輸出端。

9.如權利要求1所述的存儲器讀寫控制電路，其中讀取操作和寫入操作采用相同的狀態機電路。

10.一種存儲單元讀寫驅動電路，其包括：

不同控制信號產生電路，每個控制信號產生電路包括延遲電路和脈沖電路，其中：

延遲電路包括輸入端和輸出端，輸出端的輸出信號為根據輸入信號產生的相對輸入信號延遲一定時間的輸出信號；

脈沖電路，包括輸入端和輸出端，輸出端的輸出信號為根據輸入信號產生的持續一定時間的脈沖信號；

前一控制信號產生電路的延遲電路的輸出端連接于后一控制信號產生電路的延遲電路的輸入端。