[發明專利]半導體裝置

在審

• 申請號: 202011227830.X
• 申請日: 2020-11-06
• 公開（公告）號: CN112951898A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 韓東煥;尹承燦
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/78;H01L21/336;H01L21/768;H01L27/088
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 田野;韓芳

提供了一種半導體裝置，所述半導體裝置包括：基底，包括在第一方向上延伸的有源區；柵極結構，與有源區交叉并且在第二方向上延伸；源區/漏區，在有源區上位于柵極結構的至少一側上；接觸插塞，在源區/漏區上位于柵極結構的所述至少一側上；以及接觸絕緣層，位于接觸插塞的側壁上，其中，接觸插塞的下端比源區/漏區的下端靠近基底。

本申請要求于2019年12月10日在韓國知識產權局提交的第10-2019-0163652號韓國專利申請的優先權的權益，該韓國專利申請的公開通過引用全部包含于此。

技術領域

本公開涉及一種半導體裝置。

背景技術

隨著對半導體裝置的相對高性能、相對高速度和/或多功能的需求增大，半導體裝置的集成程度的需求也增大。為了制造具有與相對高集成度對應的精細圖案的半導體裝置，會需要制造具有精細寬度或精細間隔距離的圖案的設備。此外，為了克服由于平面金屬氧化物半導體FET(MOSFET)的尺寸減小而引起的操作特性的限制，已經努力開發包括具有三維溝道的FinFET的半導體裝置。

發明內容

本發明構思的方面提供了一種具有改善的電特性的半導體裝置。

根據本發明構思的一些方面，一種半導體裝置包括：基底，包括在第一方向上延伸的有源區；柵極結構，與有源區交叉并且在第二方向上延伸；源區/漏區，在有源區上位于柵極結構的至少一側上；接觸插塞，在源區/漏區上位于柵極結構的所述至少一側上；以及接觸絕緣層，位于接觸插塞的側壁上，其中，接觸插塞的下端定位得比源區/漏區的下端靠近基底。

根據本發明構思的一些方面，一種半導體裝置包括：基底，具有第一區域和第二區域，并且包括在第一方向上延伸的有源區；柵極結構，分別位于所述第一區域和所述第二區域上，與有源區交叉，并且在第二方向上延伸；源區/漏區，在有源區上位于柵極結構的至少一側上，并且在上端中包括金屬-半導體層；接觸插塞，位于柵極結構的所述至少一側上，具有外表面的與源區/漏區接觸的部分，并且具有定位在比源區/漏區的下端低的水平上的下端；以及接觸絕緣層，位于接觸插塞的側壁上，其中，每個柵極結構包括順序地堆疊在基底上的柵極絕緣層和柵電極層以及柵電極層的在第一方向上的側壁上的柵極間隔件層，其中，所述第一區域中的柵電極層和與柵電極層相鄰的每個接觸插塞之間的第一距離比所述第二區域中的柵電極層和與柵電極層相鄰的每個接觸插塞之間的第二距離短。

根據本發明構思的一些方面，一種半導體裝置包括：基底，包括在第一方向上延伸的有源區；柵極結構，包括與有源區交叉并且在第二方向上延伸的柵電極層；源區/漏區，在有源區上位于柵極結構的至少一側上；接觸插塞，在源區/漏區上位于柵極結構的所述至少一側上；接觸絕緣層，與柵極結構接觸并且圍繞接觸插塞的側壁；以及側壁絕緣層，與源區/漏區的外表面的一部分接觸并且與接觸插塞接觸。

附圖說明

通過下面結合附圖進行的詳細描述，本公開的以上和其他方面、特征和優點將會被更清楚地理解，在附圖中：

圖1是示出根據一些示例實施例的半導體裝置的平面圖。

圖2A至圖2C是示出根據一些示例實施例的半導體裝置的剖視圖。

圖3是示出根據一些示例實施例的半導體裝置的平面圖。

圖4A和圖4B是示出根據一些示例實施例的半導體裝置的剖視圖。

圖5是示出根據一些示例實施例的半導體裝置的剖視圖。

圖6A和圖6B是示出根據一些示例實施例的半導體裝置的剖視圖。

圖7是示出根據一些示例實施例的半導體裝置的平面圖。

圖8是示出根據一些示例實施例的半導體裝置的剖視圖。

圖9A至圖9C是根據一些示例實施例的半導體裝置的剖視圖。