[發明專利]一種提升機載計算機穩定性的故障鎖存電路

在審

• 申請號: 202011222726.1
• 申請日: 2020-11-05
• 公開（公告）號: CN112272021A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 安書董;李明;鄭久壽;康曉東;王昭;馬子飛
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/20
• 代理公司: 中國航空專利中心 11008
• 代理人: 張昕

1.一種提升機載計算機穩定性的故障鎖存電路，其特征在于，包括：依次連接的比較監控子電路、故障鎖存子電路和控制門子電路；

所述比較監控子電路為所述故障鎖存子電路的前端抗干擾電路，用于通過RC濾波去掉鎖存器激勵端的干擾，向故障鎖存子電路輸入穩定的激勵源；

所述故障鎖存子電路，用于獲取故障監控結果，并且在監控到故障時進行鎖存處理；

所述控制門子電路為所述故障鎖存子電路的后端保護電路，用于使得故障鎖存電路能夠在故障后進行復位，并保證復位后故障鎖存子電路能夠在正確的時序下工作，并且用于在上電初態對故障鎖存電路進行電路保護。

2.根據權利要求1所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述比較監控子電路，包括：第一比較器、上拉電阻R1、第一分壓電路、第一RC延遲電路，第二分壓電路和第二比較器；

所述第一比較器的反向輸入端分別連接到監控信號和上拉電阻R1，正向輸入端連接到第一分壓電路，輸出端分別連接到RC延遲電路和第二比較器的正向輸入端，第二比較器的反向輸入端連接到第二分壓電路，輸出端連接到故障鎖存子電路。

3.根據權利要求2所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述故障鎖存子電路為鎖存器，包括：第一或非門U3A和第二或非門U3B；

所述第二比較器輸出端連接到第一或非門U3A的復位端Rd，第一或非門U3A的輸出端連接到第二或非門U3B的第一輸入端，第二或非門U3B的置位端Sd連接到控制門子電路的輸出端，輸出端分別連接到第一或非門U3A的第二輸入端和控制門子電路的輸入端。

4.根據權利要求3所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述控制門子電路，包括：第一RC延遲電路，分壓電阻R8、非門U2A和三或非門U3C；

其中，所述第一RC延遲電路的輸入端連接到第二或非門U3B的輸出端，輸出端通過分壓電阻R8連接到非門U2A，非門U2A的輸出端分別連接到復位源和三或非門U3C的第一輸入端，三或非門U3C的第二輸入端連接到第二比較器的輸出端，輸出端連接到第二或非門U3B的置位端Sd。

5.根據權利要求4所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述控制門子電路，具體用于對故障鎖存子電路的輸出經控制門子電路的輸出分為兩個分支，其中一個輸出分支作為復位源，對故障進行自處理；另一個分支與前端抗干擾電路的輸出進行或非反饋給所述故障鎖存子電路的置位端Sd，從而使得故障鎖存子電路一旦由故障恢復正常后，保證初始態的復位端Rd和置位端Sd同時為低，處于存儲狀態，從而又一次啟動對故障鎖存。

6.根據權利要求1～5中任一項所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述故障鎖存電路，用于在電源掉電時，監控信號輸出為“地”狀態，監控信號經過上拉電阻R1后輸出為‘0’，使得故障鎖存子電路的復位端Rd為‘1’，置位端Sd也為‘0’，從而使得故障鎖存子電路的輸出則為‘1’，經過控制門子電路后，向復位源輸出‘0’，指示電源故障，觸發故障鎖存電路進行復位。

7.根據權利要求1～5中任一項所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述故障鎖存電路，還用于在故障鎖存電路復位后且恢復正常時，監控信號輸出為“開”狀態，監控信號經過上拉電阻R1后輸出為‘1’，使得故障鎖存子電路的復位端Rd為‘0’，故障鎖存子電路的輸出保持高電平‘1’，使得置位端Sd為‘1’，并反饋回故障鎖存子電路，使其輸出發生從‘1’變為‘0’，經過控制門子電路后，向復位源輸出輸出‘1’，指示電源正常。

8.根據權利要求1～5中任一項所述的提升機載計算機穩定性的故障鎖存電路，其特征在于，

所述故障鎖存電路，還用于在上電初態或者故障鎖存電路由故障恢復正常工作時，故障鎖存子電路的輸出發生從‘1’變為‘0’，其置位端Sd也由‘1’變為‘0’，故障鎖存子電路處于保持狀態，重新實現對故障的鎖存功能。