[發明專利]存儲器及其制備方法

在審

• 申請號: 202011221712.8
• 申請日: 2020-11-05
• 公開（公告）號: CN114446956A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 阮呂軍昇
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張娜;臧建明

本發明提供一種存儲器及其制備方法，涉及半導體技術領域，該存儲器包括基底，基底設置有控制區，控制區的兩側分別設置有存儲區；每個存儲區包括若干行第一有源區，每行第一有源區內的各第一接觸區連接一條位線；控制區包括若干個第二有源區，每個第二有源區設置有第一柵極以及位于第一柵極兩側的第一源漏區和第二源漏區，控制區內的各第一柵極相互連接構成控制線；在同一個第二有源區內，第一源漏區和第二源漏區各自與對應的一條位線連接。本發明的存儲器，通過控制線控制與第一源漏區連接的位線以及與第二源漏區連接的位線是否導通，進而控制每次讀操作和寫操作時間，使得存儲器的存儲速度加快，存儲器性能提升。

技術領域

本發明涉及半導體技術領域，尤其涉及一種存儲器及其制備方法。

背景技術

動態隨機存儲器(dynamic random access memory，簡稱DRAM)是一種高速地、隨機地寫入和讀取數據的半導體存儲器，被廣泛地應用到數據存儲設備或裝置中。

動態隨機存儲器一般包括多個存儲單元，多個存儲單元按行按列排布形成存儲矩陣，其中，每一列的存儲單元通過一根字線連接，每一行的存儲單元通過一根位線連接，在讀取或寫入的過程中，通常先按列選中一根字線連接的整列的存儲單元，之后再按行選中一根位線連接的整行的存儲單元，如此，當目標存儲單元的位線和字線同時選中時，即可實現選中目標存儲單元，進而實現對該目標存儲單元的讀取數據或寫入數據。

然而，在選中目標存儲單元時，動態隨機存儲器的讀取或寫入周期較長，速度較慢，不利于提升動態隨機存儲器的性能。

發明內容

鑒于上述問題，本發明實施例提供一種存儲器以及存儲器的制備方法，用于提升存儲器的速度，進而提升存儲器的性能。

為了實現上述目的，本發明實施例提供如下技術方案：

本發明實施例的第一方面提供一種存儲器，其包括基底，基底設置有控制區，控制區的兩側分別設置有存儲區；每個存儲區包括多個第一有源區，多個第一有源區沿第一方向排布成若干行，每個第一有源區設置有第一接觸區，且每行第一有源區內的各第一接觸區連接一條位線；控制區包括沿第一方向排布且與若干行第一有源區一一對應的若干個第二有源區；每個第二有源區設置有第一柵極以及位于第一柵極兩側的第一源漏區和第二源漏區，控制區內的各第一柵極相互連接以構成控制線；在同一個第二有源區內，第一源漏區和第二源漏區各自與對應的一條位線連接，且與第一源漏區連接的位線和與第二源漏區連接的位線位于控制線的兩側。

在一些實施方式中，在每個第二有源區內，第一源漏區上設置有第一導電部，第一源漏區通過第一導電部與對應的一條位線連接。

在一些實施方式中，在每個第二有源區內，第二源漏區上設置有第二導電部，第二源漏區通過第二導電部與對應的一條位線連接。

在一些實施方式中，第一導電部和第二導電部位于同一層。

在一些實施方式中，第一接觸區上設置有第三導電部；在每個存儲區的每行第一有源區內，各第一接觸區上的第三導電部連接一條位線。

在一些實施方式中，第一導電部、第二導電部以及第三導電部位于同一層。

在一些實施方式中，每個存儲區內，多個第一有源區沿第二方向排布成若干列，任意相鄰兩行中的第一有源區中，其中一行的所有第一有源區所在列與另一行的所有第一有源區所在列交替間隔設置，且同一列中的各第一有源區與兩條字線相交，任意相鄰列的第一有源區中，其中一列第一有源區與另一列第一有源區彼此靠近的端部與同一字線相交，其中，第二方向與第一方向垂直設置；同一列中的每個第一有源區設置有兩個第二柵極，兩個第二柵極分別與該第一有源區交錯設置的兩條字線連接。

在一些實施方式中，每個第一有源區上的第一接觸區位于與兩個第二柵極之間。

在一些實施方式中，第一柵極和第二柵極位于同一層。