[發(fā)明專(zhuān)利]三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)及其聚簇故障容錯(cuò)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011218063.6
• 申請(qǐng)日: 2020-11-04
• 公開(kāi)（公告）號(hào): CN112329363B
• 公開(kāi)（公告）日: 2022-03-11
• 發(fā)明（設(shè)計(jì)）人: 倪天明;卞景昌;宋鈦;聶牧;張肖強(qiáng)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 安徽工程大學(xué)
• 主分類(lèi)號(hào): G06F30/33
• 分類(lèi)號(hào): G06F30/33;G06F30/337;G06F119/02;H01L23/48
• 代理公司: 蕪湖安匯知識(shí)產(chǎn)權(quán)代理有限公司 34107
• 代理人: 鐘雪

本發(fā)明公開(kāi)了一種三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)，用于3D?IC設(shè)計(jì)的分層的、可靠的和重構(gòu)的缺陷聚簇感知的架構(gòu)R2CA。考慮方位、幾何和生命周期的抽象層提出TSV缺陷聚簇感知設(shè)計(jì)。首先，在方位層，與當(dāng)前先進(jìn)的使用相鄰或遠(yuǎn)處的冗余TSV進(jìn)行重布線(xiàn)的架構(gòu)不同，作者引入了基于最小頂點(diǎn)覆蓋的有向重布線(xiàn)方法對(duì)缺陷TSV重布線(xiàn)。該重布線(xiàn)過(guò)程通過(guò)引入TSV分組實(shí)現(xiàn)缺陷的分類(lèi)。組(Bin)號(hào)定義為與之相鄰的缺陷TSV的總數(shù)。有缺陷的TSV通過(guò)其相鄰的具有最小編號(hào)的無(wú)缺陷的TSV(最小的組)最小化TSV缺陷聚簇效應(yīng)完成重布線(xiàn)。該架構(gòu)可以容錯(cuò)多個(gè)缺陷，通過(guò)考慮無(wú)冗余TSV架構(gòu)的方位、幾何結(jié)構(gòu)和生命周期，解決了TSV缺陷聚簇效應(yīng)。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)及其聚簇故障容錯(cuò)方法。

背景技術(shù)

CMOS和三維集成電路(3D-IC)技術(shù)正在向更高的晶體管密度、更小尺寸封裝和更低的連接延遲方向發(fā)展。3D-IC硅通孔(TSV)技術(shù)是垂直的層間連接，它可以減少互連的長(zhǎng)度，因此能提高系統(tǒng)性能。使用3D-IC技術(shù)，可以實(shí)現(xiàn)諸如邏輯、存儲(chǔ)、模擬器件、射頻電路、處理器與微機(jī)電系統(tǒng)等異構(gòu)技術(shù)的集成，其中邏輯堆疊或邏輯存儲(chǔ)堆疊使用常規(guī)的和冗余TSV實(shí)現(xiàn)。由于熱應(yīng)力與電遷移導(dǎo)致的TSV裂縫、TSV與著陸接墊間的分片以及開(kāi)路短路等缺陷，在大規(guī)模處理或現(xiàn)場(chǎng)操作之前，必須解決關(guān)于良率與可靠性的一些相關(guān)問(wèn)題。

3D-IC設(shè)計(jì)的可靠性被現(xiàn)場(chǎng)操作和制造中的缺陷和熱應(yīng)力所影響，反過(guò)來(lái)其也會(huì)降低良率。Zhao等人提出了一種用于對(duì)常規(guī)和冗余的TSV分組算法以提高良率。在文獻(xiàn)中，引入了一種在線(xiàn)容錯(cuò)技術(shù)，借助于冗余TSV檢測(cè)、布線(xiàn)和恢復(fù)單元，達(dá)到了4％-18.8％的面積負(fù)載。但是，文獻(xiàn)沒(méi)有考慮缺陷聚簇效應(yīng)，該效應(yīng)在影響3D-IC的可靠性和良率方面發(fā)揮有重要作用。Jiang等人提出了一種可重構(gòu)的場(chǎng)內(nèi)修復(fù)框架以提高TSV陣列失效的平均時(shí)間，并通過(guò)遠(yuǎn)距離的冗余TSV和重布線(xiàn)解決了缺陷聚簇的TSV。通過(guò)冗余TSV的使用，保證了面積和時(shí)間負(fù)載處于較低水平。Lo等人提出了一個(gè)基于環(huán)形的冗余TSV架構(gòu)以解決缺陷聚簇效應(yīng)，并且和Jiang等人提出的方案相比，其以較低的面積負(fù)載實(shí)現(xiàn)了更高的良率。通過(guò)在陣列的邊緣和角落放置了冗余TSV以解決缺陷聚簇效應(yīng)。在基于TSV的3D-IC的晶片層疊之間，缺陷徑向聚簇效應(yīng)會(huì)導(dǎo)致在邊緣和角落處出現(xiàn)更多的缺陷。

發(fā)明內(nèi)容

本發(fā)明提供了一種三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)，旨在改善上述問(wèn)題。

本發(fā)明是這樣實(shí)現(xiàn)的，一種三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)，所述結(jié)構(gòu)包括：

裸片1及裸片2，位于裸片1與裸片2之間的TSV陣列，由n個(gè)TSV組成；

裸片1由TDMA模塊、重配置模塊1及測(cè)試模塊1組成，裸片2由測(cè)試模塊2及重配置模塊2組成；

TDMA模塊包括：設(shè)有n個(gè)輸入端的選擇器1，輸入端連接各TSV的信號(hào)輸入端，輸出端與選擇器2的輸入端連接，選擇器2的另外兩個(gè)輸入端分別與測(cè)試模式模塊及測(cè)試模式反向模塊連接，輸出端與分配器1的輸入端連接，分配器1上設(shè)有n個(gè)輸出端；

當(dāng)測(cè)試模式模塊(Testmode)輸出信號(hào)為1，表示當(dāng)前處于測(cè)試模式，當(dāng)測(cè)試模式模塊輸出的信號(hào)為0，則表示當(dāng)前處于功能模式；當(dāng)測(cè)試模式反向模塊(Testmodebar)輸出的信號(hào)為1，則將Testmode的輸出信號(hào)進(jìn)行反向，若Testmode的輸出信號(hào)為1，則反向后的輸出信號(hào)為0，當(dāng)測(cè)試模式反向模塊(Testmodebar)輸出的信號(hào)為0，則將Testmode的輸出信號(hào)保持不變。

重配置模塊1包括：配置給每個(gè)TSV的選擇器Ⅰ及選擇器Ⅱ，其中，選擇器Ⅰ的輸入端與自身TSV在分配器1上的輸出端連接，選擇器Ⅱ設(shè)有m個(gè)輸入端，分別與自身TSV周邊m個(gè)TSV在分配器1上的輸出端連接，選擇器Ⅱ的輸出端與選擇器Ⅰ的另一輸入端連接；