[發(fā)明專利]三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)及其聚簇故障容錯(cuò)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011218063.6
• 申請(qǐng)日: 2020-11-04
• 公開（公告）號(hào): CN112329363B
• 公開（公告）日: 2022-03-11
• 發(fā)明（設(shè)計(jì)）人: 倪天明;卞景昌;宋鈦;聶牧;張肖強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 安徽工程大學(xué)
• 主分類號(hào): G06F30/33
• 分類號(hào): G06F30/33;G06F30/337;G06F119/02;H01L23/48
• 代理公司: 蕪湖安匯知識(shí)產(chǎn)權(quán)代理有限公司 34107
• 代理人: 鐘雪

1.一種三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包括：

裸片1及裸片2，位于裸片1與裸片2之間的TSV陣列，由n個(gè)TSV組成；裸片1由TDMA模塊、重配置模塊1及測試模塊1組成，裸片2由測試模塊2及重配置模塊2組成；

TDMA模塊包括：設(shè)有n個(gè)輸入端的選擇器1，選擇器1的輸入端連接各TSV的信號(hào)輸入端，輸出端與選擇器2的輸入端連接，選擇器2的另外兩個(gè)輸入端分別與測試模式模塊及測試模式反向模塊連接，輸出端與分配器1的輸入端連接，分配器1上設(shè)有n個(gè)輸出端；

重配置模塊1包括：配置給每個(gè)TSV的選擇器Ⅰ及選擇器Ⅱ，其中，選擇器Ⅰ的輸入端與自身TSV在分配器1上的輸出端連接，選擇器Ⅱ設(shè)有m個(gè)輸入端，分別與自身TSV周邊m個(gè)TSV在分配器1上的輸出端連接，選擇器Ⅱ的輸出端與選擇器Ⅰ的另一輸入端連接；

測試模塊1包括：配置給每個(gè)TSV的分配器Ⅰ，分配器Ⅰ的輸入端與對(duì)應(yīng)選擇器Ⅰ的輸出端連接，分配器Ⅰ的輸出端與對(duì)應(yīng)TSV的輸入端連接；分配給每個(gè)TSV的pmos管，pmos管與自身TSV的分配器Ⅰ連接，所有pmos管均與狀態(tài)寄存器連接；

測試模塊2包括：配置給每個(gè)TSV的nmos管，通過對(duì)應(yīng)TSV與自身的pmos管連接；

重配置模塊2包括：配置給每個(gè)TSV的分配器Ⅱ及分配器Ⅲ，分配器Ⅱ的輸入端與自身TSV的輸出端連接，一個(gè)輸出端與分配器Ⅲ的輸入端連接，另一輸出端與自身TSV的信號(hào)輸出端連接，分配器Ⅲ上設(shè)有m個(gè)輸出端，m個(gè)輸出端分別與自身TSV周邊m個(gè)信號(hào)TSV的信號(hào)輸出端連接；

當(dāng)測試模式模塊輸出信號(hào)為1，表示當(dāng)前處于測試模式，當(dāng)測試模式模塊輸出的信號(hào)為0，則表示當(dāng)前處于功能模式；

當(dāng)測試模式反向模塊輸出的信號(hào)為1，則將Testmode的輸出信號(hào)進(jìn)行反向，當(dāng)測試模式反向模塊輸出的信號(hào)為0，則將Testmode的輸出信號(hào)保持不變。

2.如權(quán)利要求1所述三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)，其特征在于，當(dāng)TSV位于TSV陣列的四個(gè)頂角，則m的取值為3，當(dāng)TSV位于TSV陣列的邊緣非頂角位置，則m的取值為5，當(dāng)TSV位于TSV陣列中的剩余位置，則m的取值為8。

3.基于權(quán)利要求1或2所述三維集成電路缺陷聚簇容錯(cuò)結(jié)構(gòu)的聚簇故障容錯(cuò)方法，其特征在于，所述方法具體如下：

在TSV陣列中存在缺陷TSV時(shí)，檢測缺陷TSV周邊八個(gè)TSV的組號(hào)，TSV的組號(hào)為其周邊八個(gè)TSV中的缺陷TSV個(gè)數(shù)值；

缺陷TSV的輸入信號(hào)通過分配器1分配至其周邊組號(hào)最小的無缺陷TSV對(duì)應(yīng)的選擇器Ⅱ，通過該選擇器Ⅱ依次傳輸至最小組號(hào)無缺陷TSV、最小組號(hào)無缺陷TSV對(duì)應(yīng)的分配器Ⅱ及分配器Ⅲ，通過分配器Ⅲ將輸出信號(hào)輸出至缺陷TSV的信號(hào)輸出端。