[發明專利]存取閃存模塊的方法及相關的閃存控制器與記憶裝置

有效

• 申請號: 202011217569.5
• 申請日: 2017-04-26
• 公開（公告）號: CN112214348B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 楊宗杰;許鴻榮
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G06F12/0802;G11C16/08;G06F11/14;G11C29/52;G11C29/42;G06F12/02;H03M13/11;G11C7/10;G11C16/04;G11C11/56;G11C29/44;H03M13/29
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.?一種存取一閃存模塊的方法，其中所述閃存模塊是一立體閃存模塊，所述閃存模塊包括了多個閃存芯片，每一個閃存芯片包括了多個區塊，每一個區塊包括了多個數據頁；每一個區塊包括了分別位于多個不同平面的多條字線以及位線來控制的多個浮閘晶體管，且每一條字線的浮閘晶體管構成了所述多個數據頁中的至少一數據頁；以及其特征在于，所述方法包括有：

規劃所述多個閃存芯片以使得所述多個閃存芯片具有至少一第一超級區塊以及至少一第二超級區塊；每一個閃存芯片中的一個區塊被組態為一個超級區塊，閃存控制器將數據以超級區塊為單位進行寫入；以及

指派所述至少一第二超級區塊以用來儲存在一數據寫入至所述至少一第一超級區塊的過程中所編碼產生的多組暫時性的校驗碼；

自所述至少一第二超級區塊中讀取所述多組暫時性的校驗碼；

對所述多組暫時性的校驗碼進行編碼以產生一組最終校驗碼；以及

將所述組最終校驗碼寫入至所述至少一第一超級區塊中；

其中，通過對所述多組暫時性的校驗碼進行編碼以產生一組最終校驗碼，包括：

通過使用與存儲在所述第一超級區塊的非相鄰字線組中的與一個相同次序有關的多個特定字線的所述數據相對應的所述暫時性的校驗碼來生成每個最終奇偶校驗碼，并且每個字線組具有多個字線；所有的字線組被分類為奇數組的多個字線組以及偶數組的多個字線組；且所述非相鄰字線組是所述奇數組的多個字線組或是所述偶數組的多個字線組。

2.如權利要求1所述的方法，其特征在于，所述至少一第二超級區塊是專屬用來儲存任何數據寫入至所述至少一第一超級區塊的編碼過程中所產生的暫時性的校驗碼。

3.如權利要求1所述的方法，其特征在于，所述方法還包括有：

在所述數據寫入至所述至少一第一超級區塊的過程中：

自所述第一超級區塊中讀取所述數據的已經寫入至所述至少一第一超級區塊的部分內容；以及

當讀取所述數據的部分內容的過程中發生無法更正的錯誤時，自所述第二超級區塊讀取至少一部份的暫時性的校驗碼，并使用所讀取的暫時性的校驗碼來對所讀取的數據進行錯誤更正。

4.如權利要求1所述的方法，其特征在于，所述方法還包括有：

在將所述組最終校驗碼寫入至所述第一超級區塊之后，在所述至少一第一超級區塊中所儲存的所述數據仍然為有效的情形下，將所述至少一第二超級區塊的內容抹除或是標記為無效。

5.一種閃存控制器，所述閃存控制器是用來存取一閃存模塊，其中所述閃存模塊是一立體閃存模塊，所述閃存模塊包括了多個閃存芯片，每一個閃存芯片包括了多個區塊，每一個區塊包括了多個數據頁；每一個區塊包括了分別位于多個不同平面的多條字線以及位線來控制的多個浮閘晶體管，且每一條字線的浮閘晶體管構成了所述多個數據頁中的至少一數據頁；以及其特征在于，所述閃存控制器包括有：

一存儲器，用來儲存一程序代碼；

一微處理器，用來執行所述程序代碼以控制對所述閃存模塊的存取；以及

一編解碼器；

其中所述微處理器規劃所述多個閃存芯片以使得所述多個閃存芯片具有至少一第一超級區塊以及至少一第二超級區塊；每一個閃存芯片中的一個區塊被組態為一個超級區塊，閃存控制器將數據以超級區塊為單位進行寫入；以及指派所述至少一第二超級區塊以用來儲存在一數據寫入至所述至少一第一超級區塊的過程中所編碼產生的多組暫時性的校驗碼；

其中所述微處理器自所述至少一第二超級區塊中讀取所述多組暫時性的校驗碼，所述編解碼器對所述多組暫時性的校驗碼進行編碼以產生一組最終校驗碼，以及所述微處理器將所述組最終校驗碼寫入至所述至少一第一超級區塊中；

其中，所述編解碼器對所述多組暫時性的校驗碼進行編碼以產生一組最終校驗碼，包括：

通過使用與存儲在所述第一超級區塊的非相鄰字線組中的與一個相同次序有關的多個特定字線的所述數據相對應的所述暫時性的校驗碼來生成每個最終奇偶校驗碼，并且每個字線組具有多個字線；所有的字線組被分類為奇數組的多個字線組以及偶數組的多個字線組；且所述非相鄰字線組是所述奇數組的多個字線組或是所述偶數組的多個字線組。