[發明專利]存儲器件及其操作方法

在審

• 申請號: 202011213293.3
• 申請日: 2020-11-03
• 公開（公告）號: CN113053432A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 崔容赫;南尚完
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C8/14
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 紀雯

一種存儲器件，包括：存儲器單元陣列，包括分別連接在串選擇線與接地選擇線之間的單元串；字線，連接到存儲器單元；控制邏輯，生成提供給所述串選擇線的第一電壓和提供給所述接地選擇線的第二電壓，并且調整所述第一電壓和所述第二電壓的電壓電平以控制所述單元串的溝道升壓電平；以及行解碼器，在所述控制邏輯的控制下將讀電壓、讀通過電壓、以及所述第一電壓和所述第二電壓提供給所述存儲單元陣列。所述控制邏輯生成所述第一電壓和所述第二電壓中的一個作為預脈沖電壓。所述行解碼器將第三電壓提供給所述字線中的至少一個。

相關申請的交叉引用

本申請要求于2019年12月26日在韓國知識產權局遞交的題為“存儲器件及其操作方法”的韓國專利申請No.10-2019-0175689的優先權，其全部公開內容通過引用并入本文中。

技術領域

實施例涉及一種存儲器件及其操作方法。

背景技術

包括非易失性存儲元件的存儲器件使用預脈沖方案來防止在執行讀操作、程序驗證操作等時發生熱載流子注入(HCI)或軟擦除。

發明內容

實施例針對一種存儲器件，包括：存儲器單元陣列，該存儲器單元陣列包括多個單元串，每個單元串包括分別連接在多個串選擇線與多個接地選擇線之間的多個存儲器單元以及連接到該多個存儲器單元的多個字線；控制邏輯，被配置為生成提供給多個串選擇線的第一電壓和提供給多個接地選擇線的第二電壓，并調整第一電壓和第二電壓的每個電壓電平調整以控制多個單元串的溝道升壓電平；以及行解碼器，被配置為在控制邏輯的控制下將讀電壓、讀通過電壓、第一電壓和第二電壓提供給存儲器單元陣列。控制邏輯可以生成第一電壓和第二電壓中的一個作為預脈沖電壓。行解碼器可以將第三電壓提供給多個字線中的至少一個字線。第三電壓可以在所述預脈沖電壓具有高于或等于預定第一閾值的電平時具有第一電平，并在所述預脈沖電壓具有低于第一閾值的電平時具有第二電平，第二電平高于第一電平。

實施例還針對一種存儲器件，包括：多個單元串，每個單元串包括設置在多個字線與多個位線的交點處并串聯連接在多個串選擇線與多個接地選擇線之間的多個存儲器單元；以及控制邏輯，被配置為選擇多個單元串中的至少一個以執行讀操作或程序驗證操作，并被配置為控制預脈沖電壓使得預脈沖電壓被選擇性地輸入到與未選單元串連接的串選擇線或接地選擇線。預脈沖電壓的值可以在根據閾值電壓分布的預定讀電壓被輸入到所選單元串之前的時段期間大于預定閾值，并且可以在輸入預定讀電壓的時段期間小于或等于預定閾值。

實施例還針對一種存儲器件，包括：存儲器單元陣列，包括多個單元串，每個單元串包括多個存儲器單元以及連接到多個存儲器單元的多個字線；控制邏輯，被配置為使得連接到多個單元串的多個串選擇線或多個接地選擇線被控制為進行預充電，并且調整多個字線中的至少一個以控制多個單元串的每個溝道的電位電平，從而執行讀操作和程序驗證操作；以及行解碼器，被配置為在控制邏輯的控制下將讀電壓或讀通過電壓輸入到多個字線，以控制讀操作或程序驗證操作。控制邏輯可以在與多個存儲器單元中的虛設存儲器單元相連的字線中選擇至少一個字線作為勢壘線，并且可以輸入預定控制電壓以控制溝道的電位電平，其中預定控制電壓具有低于讀通過電壓的電平的電平。

附圖說明

通過參考附圖詳細地描述示例實施例，特征對于本領域技術人員將變得清楚，在附圖中：

圖1示出了根據示例實施例的存儲器件。

圖2是示出了根據示例實施例的存儲器件的存儲器單元陣列的等效電路圖。

圖3A和圖3B示出了根據示例實施例的存儲器件。

圖4A和圖4B示出了根據示例實施例的存儲器件。

圖5是示出了根據示例實施例的存儲器件的單元串的電路圖。

圖6至圖8示出了根據示例實施例的存儲器件的操作。