[發明專利]一種存儲器、神經形態芯片及數據處理方法

在審

• 申請號: 202011212421.2
• 申請日: 2020-11-03
• 公開（公告）號: CN112365912A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 何偉;沈楊書;祝夭龍
• 申請（專利權）人: 北京靈汐科技有限公司
• 主分類號: G11C11/402
• 分類號: G11C11/402;G11C11/406;G11C11/54;G06N3/063
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明實施例公開了一種存儲器、神經形態芯片及數據處理方法。該存儲器包括：非易失性存儲模塊、易失性存儲模塊，以及連接于所述非易失性存儲模塊與所述易失性存儲模塊之間的預載電路；其中，所述預載電路用于讀取所述非易失性存儲模塊中的存儲數據進行預載，所述易失性存儲模塊用于讀取所述預載電路中預載的存儲數據并傳送給神經元計算核心。上述存儲器，解決了非易失性存儲模塊與神經元計算核心的讀寫速率不匹配的問題。

技術領域

本發明實施例涉及芯片技術領域，尤其涉及一種存儲器、神經形態芯片及數據處理方法。

背景技術

非易失性存儲器(Non-Volatile memory，縮寫為NVM)，指的是指當電流關掉后，所存儲的數據不會消失的存儲器。通常，非易失性存儲器的讀寫速率是比較慢的，但神經形態芯片中的神經元計算核心的讀寫速率是比較快的。因此，將非易失性存儲器應用于神經形態芯片中會存在讀寫速度不匹配的現象，進而影響神經元計算核心的處理效率，導致神經形態芯片出現功耗增加等問題。

發明內容

本發明實施例提供一種存儲器、神經形態芯片及數據處理方法，以解決非易失性存儲器與神經元計算核心的讀寫速率不匹配的問題。

第一方面，本發明實施例還提供了一種存儲器，包括：非易失性存儲模塊、易失性存儲模塊，以及連接于所述非易失性存儲模塊與所述易失性存儲模塊之間的預載電路；

其中，所述預載電路用于讀取所述非易失性存儲模塊中的存儲數據進行預載，所述易失性存儲模塊用于讀取所述預載電路中預載的存儲數據并傳送給神經元計算核心。

進一步的，還包括接收模塊，

所述接收模塊，用于接收數據讀取指令，所述數據讀取指令包括待預載的目標存儲數據的信息；

所述易失性存儲模塊，用于根據所述數據讀取指令，讀取所述預載電路中已預載的存儲數據并傳送給神經元計算核心；

所述預載電路，用于根據所述目標存儲數據的信息，讀取所述非易失性存儲模塊中的目標存儲數據進行預載。

進一步的，所述非易失性存儲模塊中包括：相連的非易失性存儲單元和刷新電路；

其中，所述刷新電路用于讀取所述非易失性存儲單元中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元。

進一步的，所述非易失性存儲模塊中包括：控制單元；

所述控制單元與所述刷新電路相連，用于控制所述刷新電路的工作狀態；

其中，所述工作狀態至少包括刷新頻率。

進一步的，所述刷新電路的刷新頻率為分鐘級別或者小時級別。

進一步的，所述控制單元還用于控制所述刷新電路讀取所述非易失性存儲單元中目標存儲區域中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元中所述目標存儲區域。

進一步的，所述非易失性存儲模塊中還包括：仲裁器，連接于所述非易失性存儲單元和所述刷新電路之間，以及連接于所述非易失性存儲單元和所述預載電路之間；

所述仲裁器用于在所述非易失性存儲單元中的存儲數據被讀取之后，判斷所述存儲數據是需要通過所述刷新電路寫回所述非易失性存儲單元，還是需要寫入所述預載電路進行預載。

進一步的，所述非易失性存儲單元包括：磁存儲器，所述易失性存儲模塊包括：靜態隨機存取存儲器。

第二方面，本發明實施例還提供了一種神經形態芯片，包括：至少一個本發明任意實施例所述的存儲器。

第三方面，本發明實施例還提供了一種數據處理方法，應用于本發明任意實施例所述的存儲器中，包括：