[發(fā)明專利]一種存儲器、神經(jīng)形態(tài)芯片及數(shù)據(jù)處理方法

在審

• 申請?zhí)枺?/td>: 202011212421.2
• 申請日: 2020-11-03
• 公開（公告）號: CN112365912A
• 公開（公告）日: 2021-02-12
• 發(fā)明（設(shè)計(jì)）人: 何偉;沈楊書;祝夭龍
• 申請（專利權(quán)）人: 北京靈汐科技有限公司
• 主分類號: G11C11/402
• 分類號: G11C11/402;G11C11/406;G11C11/54;G06N3/063
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種存儲器，其特征在于，包括：非易失性存儲模塊、易失性存儲模塊，以及連接于所述非易失性存儲模塊與所述易失性存儲模塊之間的預(yù)載電路；

其中，所述預(yù)載電路用于讀取所述非易失性存儲模塊中的存儲數(shù)據(jù)進(jìn)行預(yù)載，所述易失性存儲模塊用于讀取所述預(yù)載電路中預(yù)載的存儲數(shù)據(jù)并傳送給神經(jīng)元計(jì)算核心。

2.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，還包括接收模塊，

所述接收模塊，用于接收數(shù)據(jù)讀取指令，所述數(shù)據(jù)讀取指令包括待預(yù)載的目標(biāo)存儲數(shù)據(jù)的信息；

所述易失性存儲模塊，用于根據(jù)所述數(shù)據(jù)讀取指令，讀取所述預(yù)載電路中已預(yù)載的存儲數(shù)據(jù)并傳送給神經(jīng)元計(jì)算核心；

所述預(yù)載電路，用于根據(jù)所述目標(biāo)存儲數(shù)據(jù)的信息，讀取所述非易失性存儲模塊中的目標(biāo)存儲數(shù)據(jù)進(jìn)行預(yù)載。

3.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，所述非易失性存儲模塊中包括：相連的非易失性存儲單元和刷新電路；

其中，所述刷新電路用于讀取所述非易失性存儲單元中的存儲數(shù)據(jù)，并將所述存儲數(shù)據(jù)寫回所述非易失性存儲單元。

4.根據(jù)權(quán)利要求3所述的存儲器，其特征在于，所述非易失性存儲模塊中包括：控制單元；

所述控制單元與所述刷新電路相連，用于控制所述刷新電路的工作狀態(tài)；

其中，所述工作狀態(tài)至少包括刷新頻率。

5.根據(jù)權(quán)利要求3所述的存儲器，其特征在于，所述刷新電路的刷新頻率為分鐘級別或者小時(shí)級別。

6.根據(jù)權(quán)利要求4所述的存儲器，其特征在于，所述控制單元還用于控制所述刷新電路讀取所述非易失性存儲單元中目標(biāo)存儲區(qū)域中的存儲數(shù)據(jù)，并將所述存儲數(shù)據(jù)寫回所述非易失性存儲單元中所述目標(biāo)存儲區(qū)域。

7.根據(jù)權(quán)利要求3所述的存儲器，其特征在于，所述非易失性存儲模塊中還包括：仲裁器，連接于所述非易失性存儲單元和所述刷新電路之間，以及連接于所述非易失性存儲單元和所述預(yù)載電路之間；

所述仲裁器用于在所述非易失性存儲單元中的存儲數(shù)據(jù)被讀取之后，判斷所述存儲數(shù)據(jù)是需要通過所述刷新電路寫回所述非易失性存儲單元，還是需要寫入所述預(yù)載電路進(jìn)行預(yù)載。

8.根據(jù)權(quán)利要求3所述的存儲器，其特征在于，所述非易失性存儲單元包括：磁存儲器，所述易失性存儲模塊包括：靜態(tài)隨機(jī)存取存儲器。

9.一種神經(jīng)形態(tài)芯片，其特征在于，包括：至少一個(gè)如權(quán)利要求1-8任一項(xiàng)所述的存儲器。

10.一種數(shù)據(jù)處理方法，其特征在于，應(yīng)用于如權(quán)利要求1-8任一項(xiàng)所述的存儲器中，包括：

通過預(yù)載電路讀取所述非易失性存儲模塊中的存儲數(shù)據(jù)進(jìn)行預(yù)載，以供易失性存儲模塊讀取；

通過所述易失性存儲模塊讀取所述預(yù)載電路中預(yù)載的存儲數(shù)據(jù)并傳送給神經(jīng)元計(jì)算核心。

11.根據(jù)權(quán)利要求10所述的方法，其特征在于，還包括：

接收數(shù)據(jù)讀取指令，所述數(shù)據(jù)讀取指令包括待預(yù)載的目標(biāo)存儲數(shù)據(jù)的信息；

通過所述易失性存儲模塊讀取所述預(yù)載電路中預(yù)載的存儲數(shù)據(jù)并傳送給神經(jīng)元計(jì)算核心，包括：

通過所述易失性存儲模塊根據(jù)所述數(shù)據(jù)讀取指令，讀取所述預(yù)載電路中已預(yù)載的存儲數(shù)據(jù)并傳送給神經(jīng)元計(jì)算核心；

通過預(yù)載電路讀取所述非易失性存儲模塊中的存儲數(shù)據(jù)進(jìn)行預(yù)載，以供易失性存儲模塊讀取，包括：

通過預(yù)載電路根據(jù)所述數(shù)據(jù)讀取指令，讀取所述非易失性存儲模塊中的目標(biāo)存儲數(shù)據(jù)進(jìn)行預(yù)載。

12.根據(jù)權(quán)利要求10所述的方法，其特征在于，還包括：

通過刷新電路讀取非易失性存儲單元中的存儲數(shù)據(jù)，并將所述存儲數(shù)據(jù)寫回所述非易失性存儲單元。

13.根據(jù)權(quán)利要求12所述的方法，其特征在于，還包括：

通過仲裁器在所述非易失性存儲單元中的存儲數(shù)據(jù)被讀取之后，判斷所述存儲數(shù)據(jù)是需要通過所述刷新電路寫回所述非易失性存儲單元，還是需要寫入所述預(yù)載電路進(jìn)行預(yù)載。