[發明專利]一種存儲器及神經形態芯片

在審

• 申請號: 202011211266.2
• 申請日: 2020-11-03
• 公開（公告）號: CN112365910A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 何偉;沈楊書;祝夭龍
• 申請（專利權）人: 北京靈汐科技有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;G06N3/063
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明實施例公開了一種存儲器及神經形態芯片。該存儲器包括：相連的非易失性存儲單元和刷新電路；其中，所述刷新電路用于讀取所述非易失性存儲單元中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元。在非易失性存儲單元面積固定的情況下，上述儲存器增加了非易失性存儲單元中存儲數據的存儲時長，達到了靈活調整數據存儲時長的技術效果。

技術領域

本發明實施例涉及芯片技術領域，尤其涉及一種存儲器及神經形態芯片。

背景技術

按照數據存儲時長，存儲器可以分為易失性存儲器和非易失性存儲器。其中，易失性存儲器中的數據在掉電后無法長時間保留，非易失性存儲器中的數據在掉電后能夠長時間保留。然而，當非易失性存儲器微縮到幾十納米甚至更小的時候，其非易失性受到極大的挑戰，非易失性存儲器往往需在存儲密度和數據保存時間之間進行折中。

發明內容

本發明實施例提供一種存儲器及神經形態芯片，可以根據實際應用情況靈活地調整數據存儲時長，利用電路補償的方式實現長期的數據保存。

第一方面，本發明實施例還提供了一種存儲器，包括：相連的非易失性存儲單元和刷新電路；

其中，所述刷新電路用于讀取所述非易失性存儲單元中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元。

進一步的，上述存儲器還包括：控制單元；

所述控制單元與所述刷新電路相連，用于控制所述刷新電路的工作狀態；

其中，所述工作狀態至少包括刷新頻率。

進一步的，上述存儲器還包括：計時器，所述計時器分別與所述控制單元、所述刷新電路相連；

所述控制單元，還用于控制所述計時器的計時周期，以觸發所述刷新電路以與所述計時周期匹配的刷新頻率讀取所述非易失性存儲單元中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元。

進一步的，所述控制單元還用于控制所述刷新電路讀取所述非易失性存儲單元中目標存儲區域中的存儲數據，并將所述存儲數據寫回所述非易失性存儲單元中所述目標存儲區域。

進一步的，所述非易失性存儲單元包括非易失性存儲器陣列和預設類型控制器；其中，所述預設類型控制器用于提供預設協議類型的接口。

進一步的，所述預設協議類型至少包括下述之一：靜態隨機存取存儲器接口協議和增強動態隨機存取存儲器接口協議。

進一步的，所述刷新電路的刷新頻率為分鐘級別或者小時級別。

第二方面，本發明實施例還提供了一種神經形態芯片，包括：至少一個本發明任意實施例所述的存儲器。

進一步的，當所述存儲器的數量為一個時，所述存儲器以總線連接形式與所述芯片中的每個神經元計算核心連接。

進一步的，當所述存儲器的數量為多個時，所述存儲器與所述芯片中的多個神經元計算核心呈分布式對應連接。

進一步的，一個所述存儲器嵌入式地分布在一個或者指定的多個所述神經元計算核心區域。

本發明實施例提供的存儲器，包括相連的非易失性存儲單元和刷新電路，刷新電路讀取非易失性存儲單元中的存儲數據之后并將所述存儲數據寫回非易失性存儲單元中，在非易失性存儲單元面積固定的情況下，增加了非易失性存儲單元中存儲數據的存儲時長，達到了靈活調整數據存儲時長的技術效果。

附圖說明

圖1是本發明實施例一中的一種存儲器的結構示意圖；

圖2是本發明實施例一中的一種存儲器的結構示意圖；

圖3是本發明實施例一中的一種存儲器中非易失性存儲單元的結構示意圖；