[發(fā)明專利]一種存儲(chǔ)器及神經(jīng)形態(tài)芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 202011211266.2
• 申請(qǐng)日: 2020-11-03
• 公開（公告）號(hào): CN112365910A
• 公開（公告）日: 2021-02-12
• 發(fā)明（設(shè)計(jì)）人: 何偉;沈楊書;祝夭龍
• 申請(qǐng)（專利權(quán)）人: 北京靈汐科技有限公司
• 主分類號(hào): G11C11/16
• 分類號(hào): G11C11/16;G06N3/063
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種存儲(chǔ)器，其特征在于，包括：相連的非易失性存儲(chǔ)單元和刷新電路；

其中，所述刷新電路用于讀取所述非易失性存儲(chǔ)單元中的存儲(chǔ)數(shù)據(jù)，并將所述存儲(chǔ)數(shù)據(jù)寫回所述非易失性存儲(chǔ)單元。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，還包括：控制單元；

所述控制單元與所述刷新電路相連，用于控制所述刷新電路的工作狀態(tài)；

其中，所述工作狀態(tài)至少包括刷新頻率。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器，其特征在于，還包括：計(jì)時(shí)器，所述計(jì)時(shí)器分別與所述控制單元、所述刷新電路相連；

所述控制單元，還用于控制所述計(jì)時(shí)器的計(jì)時(shí)周期，以觸發(fā)所述刷新電路以與所述計(jì)時(shí)周期匹配的刷新頻率讀取所述非易失性存儲(chǔ)單元中的存儲(chǔ)數(shù)據(jù)，并將所述存儲(chǔ)數(shù)據(jù)寫回所述非易失性存儲(chǔ)單元。

4.根據(jù)權(quán)利要求2所述的存儲(chǔ)器，其特征在于，所述控制單元還用于控制所述刷新電路讀取所述非易失性存儲(chǔ)單元中目標(biāo)存儲(chǔ)區(qū)域中的存儲(chǔ)數(shù)據(jù)，并將所述存儲(chǔ)數(shù)據(jù)寫回所述非易失性存儲(chǔ)單元中所述目標(biāo)存儲(chǔ)區(qū)域。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述非易失性存儲(chǔ)單元包括非易失性存儲(chǔ)器陣列和預(yù)設(shè)類型控制器；其中，所述預(yù)設(shè)類型控制器用于提供預(yù)設(shè)協(xié)議類型的接口。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器，其特征在于，所述預(yù)設(shè)協(xié)議類型至少包括下述之一：靜態(tài)隨機(jī)存取存儲(chǔ)器接口協(xié)議和增強(qiáng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器接口協(xié)議。

7.根據(jù)權(quán)利要求1-6中任意一項(xiàng)所述的存儲(chǔ)器，其特征在于，所述刷新電路的刷新頻率為分鐘級(jí)別或者小時(shí)級(jí)別。

8.一種神經(jīng)形態(tài)芯片，其特征在于，包括：至少一個(gè)如權(quán)利要求1-7任一項(xiàng)所述的存儲(chǔ)器。

9.根據(jù)權(quán)利要求8所述的芯片，其特征在于，當(dāng)所述存儲(chǔ)器的數(shù)量為一個(gè)時(shí)，所述存儲(chǔ)器以總線連接形式與所述芯片中的每個(gè)神經(jīng)元計(jì)算核心連接。

10.根據(jù)權(quán)利要求8所述的芯片，其特征在于，當(dāng)所述存儲(chǔ)器的數(shù)量為多個(gè)時(shí)，所述存儲(chǔ)器與所述芯片中的多個(gè)神經(jīng)元計(jì)算核心呈分布式對(duì)應(yīng)連接。

11.根據(jù)權(quán)利要求10所述的芯片，其特征在于，一個(gè)所述存儲(chǔ)器嵌入式地分布在一個(gè)或者指定的多個(gè)所述神經(jīng)元計(jì)算核心區(qū)域。