[發明專利]一種基于ZYNQ的視頻采集-拼接-顯示系統

在審

• 申請號: 202011203346.3
• 申請日: 2020-11-02
• 公開（公告）號: CN112367537A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 曹振寧;強晶晶;汪亮
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: H04N21/234
• 分類號: H04N21/234;H04N21/433;H04N5/232;H04N5/225;G06F3/14
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張靜潔;徐雯瓊

本發明提供一種基于ZYNQ的視頻采集?拼接?顯示系統，包含：光學傳感器，采集可見光視頻圖像并生成第一視頻數據；ZYNQ處理器，包括PL模塊和PS模塊；PL模塊解包第一視頻數據為第二視頻數據，PL模塊根據其生成的第一時序信號將第二視頻數據按幀劃分并寫入緩存芯片中；PS模塊從緩存芯片中讀取、處理第二視頻數據，生成對應的第三視頻數據并寫入緩存芯片；PL模塊生成第二時序信號，拼接第二、第三視頻數據為三路并行的第四視頻數據，第四視頻數據具有設定的標準分辨率和數據格式；顯示芯片，根據三路并行的第四視頻數據和第二時序信號生成串行的第五視頻數據；顯示器用于可視化的顯示第五視頻數據。

技術領域

本發明涉及圖像處理領域，特別涉及一種基于ZYNQ的視頻采集-拼接-顯示系統。

背景技術

在某些工業領域，經常涉及到非標準的視頻信號源，這些視頻信號無法在生活中的標準顯示器中直接顯示出來，這就需要多個定制的終端顯示設備，造成了資源、空間、設計的浪費。進一步的，在各個領域如安防、交通等常常涉及到視頻信號處理，目前對于圖像的清晰度、穩定性要求也越來越高，這就意味著數據量越來越大，處理難度和實時性難度增大。

慣有的視頻信號處理方案有單片機(ARM)、DSP(digital signal processor數字信號處理器)、FPGA或單片機+FPGA平臺的方案，對于單一的ARM來說，由于其順序執行的固有特性，以及處理速率帶寬的限制，已經逐漸不能滿足當前要求越來越高的視頻處理系統。而單純FPGA，其處理能力和并行邏輯非常適合視頻這種高速數據流的處理，但是其編程難度較大，且HDL硬件描述語言難以完成目前越來越復雜的基于計算機架構的圖像處理算法。單片機或DSP+FPGA的架構則較為科學，在單片機上運行算法的調度，在FPGA中應用并行邏輯對大規模的圖像數據進行處理，實時性和可操作性都有所保障，但是其涉及多個處理平臺，架構較為復雜、時序把控和數據傳輸問題導致開發和維護難度高、并且功耗較大。

發明內容

本發明的目的是提供一種基于ZYNQ的視頻采集-拼接-顯示系統，能夠克服現有技術中采集的不符合顯示器標準分辨率的視頻圖像在顯示器上顯示時具有空白區域的問題。同時本發明能夠快速的處理采集的視頻圖像，并將處理結果與原始采集的視頻圖像拼接，拼接后的圖像符合顯示器的標準分辨率，解決了采集圖像在與其分辨率不匹配的顯示器上進行可視化顯示的問題，且解決了現有技術中通過單片機+FPGA或DSP+FPGA的架構對采集的視頻信號的處理過程中硬件架構復雜、時序控制困難、數據傳輸慢的問題。

為了達到上述目的，本發明提供一種基于ZYNQ的視頻采集-拼接-顯示系統，包含：光學傳感器、ZYNQ處理器、緩存芯片、顯示芯片、顯示器；

所述光學傳感器用于采集可見光視頻圖像，并通過編碼和打包轉換所述可見光視頻圖像為數字化的第一視頻數據，所述可見光視頻圖像的分辨率小于顯示器的標準分辨率；

所述ZYNQ處理器包括PL模塊和PS模塊；所述PL模塊和PS模塊通過AXI總線進行數據傳輸；PL模塊連接所述光學傳感器；PL模塊生成時序信號，解包所述第一視頻數據為第二視頻數據，并將第二視頻數據寫入所述緩存芯片中；所述PS模塊從緩存芯片中讀取第二視頻數據，基于PS模塊內預置的圖像處理算法處理第二視頻數據生成對應的第三視頻數據，并將所述第三視頻數據覆蓋緩存芯片中的第二視頻數據；PL模塊拼接第二、第三視頻數據為三路并行的第四視頻數據；所述第四視頻數據具有所述標準分辨率并與顯示芯片的數據格式相匹配；

所述顯示芯片通過IIC總線接口連接PS模塊；顯示芯片根據三路并行的第四視頻數據生成串行的第五視頻數據；所述顯示器用于可視化的顯示所述第五視頻數據。

優選的，所述基于ZYNQ的視頻采集-拼接-顯示系統，還包含非易失性存儲器，其通訊連接所述PS模塊；通過所述非易失性存儲器內置的引導程序在ZYNQ處理器上電時，向ZYNQ處理器加載開機程序。