[發明專利]一種基于ZYNQ的視頻采集-拼接-顯示系統

在審

• 申請號: 202011203346.3
• 申請日: 2020-11-02
• 公開（公告）號: CN112367537A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 曹振寧;強晶晶;汪亮
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: H04N21/234
• 分類號: H04N21/234;H04N21/433;H04N5/232;H04N5/225;G06F3/14
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張靜潔;徐雯瓊

1.一種基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，包含：光學傳感器、ZYNQ處理器、緩存芯片、顯示芯片、顯示器；

所述光學傳感器用于采集可見光視頻圖像，并通過編碼和打包轉換所述可見光視頻圖像為數字化的第一視頻數據，所述可見光視頻圖像的分辨率小于顯示器的標準分辨率；

所述ZYNQ處理器包括PL模塊和PS模塊；所述PL模塊和PS模塊通過AXI總線進行數據傳輸；PL模塊連接所述光學傳感器；PL模塊生成時序信號，解包所述第一視頻數據為第二視頻數據，并將第二視頻數據寫入所述緩存芯片中；所述PS模塊從緩存芯片中讀取第二視頻數據，基于PS模塊內預置的圖像處理算法處理第二視頻數據生成對應的第三視頻數據，并將所述第三視頻數據覆蓋緩存芯片中的第二視頻數據；PL模塊拼接第二、第三視頻數據為三路并行的第四視頻數據；所述第四視頻數據具有所述標準分辨率并與顯示芯片的數據格式相匹配；

所述顯示芯片通過IIC總線接口連接PS模塊；顯示芯片根據三路并行的第四視頻數據生成串行的第五視頻數據；所述顯示器用于可視化的顯示所述第五視頻數據。

2.如權利要求1所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于還包含非易失性存儲器，其通訊連接所述PS模塊；通過所述非易失性存儲器內置的引導程序在ZYNQ處理器上電時，向ZYNQ處理器加載開機程序。

3.如權利要求2所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，所述PL模塊包含還包含依序通訊連接的高速數據傳輸模塊、視頻數據輸入模塊、視頻數據緩存模塊；所述高速數據傳輸模塊還通訊連接所述光學傳感器，所述視頻數據輸入模塊還通訊連接所述時序控制模塊；高速數據傳輸模塊將獲取的第一視頻數據解包為對應的第二視頻數據并發送給視頻數據輸入模塊，視頻數據輸入模塊根據接收的第一時序信號分割第二視頻數據為對應的數據幀，并轉換第二視頻數據的數據幀、第一時序信號為匹配視頻數據緩存模塊的數據輸入格式后發送給視頻數據緩存模塊。

4.如權利要求3所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，所述PL模塊包含時序控制模塊，用于為第二視頻數據生成對應的第一時序信號，所述第一時序信號包含：使能信號，數據有效信號，行同步信號，場同步信號，時鐘信號。

5.如權利要求4所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，所述視頻數據緩存模塊包含接收子單元和發送子單元；所述接收子單元通訊連接設置在視頻數據輸入模塊和緩存芯片之間，所述接收子單元還通過GP接口連接PS模塊；通過PS模塊將第二視頻數據的單幀數據長度、緩存芯片中M個分區的劃分方式寫入視頻數據緩存模塊；視頻數據緩存模塊用于接收視頻數據輸入模塊發送的第二視頻數據的數據幀、第一時序信號，并通過HP接口將第二視頻數據的數據幀按照32位地址線和數據線的形式以所述單幀數據長度寫入所述緩存芯片，且每次寫入過程中將M幀第二視頻數據依序寫入所述M個分區，一幀第二視頻數據對應一個分區。

6.如權利要求5所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，所述ZYNC處理器還包含雙倍速率控制器，PS模塊通過所述雙倍速率控制器依序讀取所述M個分區內的第二視頻數據；PS模塊根據其內部預置的圖像處理算法處理其讀取的第二視頻數據以生成對應的第三視頻數據，并將所述第三視頻數據寫入緩存芯片的M個分區中以覆蓋與該第三視頻數據對應的第二視頻數據。

7.如權利要求6所述的基于ZYNQ的視頻采集-拼接-顯示系統，其特征在于，所述PS模塊包含兩個CPU、存儲器直接訪問控制器、片上存儲模塊；所述兩個CPU分別為CPU0和CPU1；CPU0和CPU1用于從緩存芯片中獲取所述第二視頻數據，基于所述圖像處理算法、通過所述片上存儲模塊進行數據交互生成所述第三視頻數據；通過CPU0調用所述存儲器直接訪問控制器將第三視頻數據依序寫入緩存芯片的M個分區中。