[發明專利]芯片掃描測試方法、裝置、處理器芯片及服務器

在審

• 申請號: 202011199893.9
• 申請日: 2020-10-30
• 公開（公告）號: CN112363045A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 林耀坤
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京市廣友專利事務所有限責任公司 11237
• 代理人: 張仲波

本發明一個或多個實施例公開一種芯片掃描測試方法、裝置、處理器芯片及服務器。其中，一種芯片掃描測試方法，包括：獲取目標芯片的掃描測試向量；檢測所述掃描測試向量中的預設部分向量的順序是否滿足預設的最優向量順序；響應于所述掃描測試向量中的預設部分向量的順序滿足所述最優向量順序，基于所述掃描測試向量對所述目標芯片進行自動測試設備ATE上機測試。該方法可縮短芯片掃描測試的周期。

技術領域

本發明涉及芯片自動測試技術領域，尤其涉及一種芯片掃描測試方法、裝置、處理器芯片及服務器。

背景技術

隨著數字芯片集成度越來越高，集成電路中晶體管的數目不斷增多，DFT(DesignFor Test，為芯片測試而設計的電路)的設計工作由過去單人承擔到現在由多人協作完成。同時，為了保證產品測試的覆蓋率，EDA(Electronic Design Automation，電子設計自動化)工具產生的SCAN(掃描)ATPG(Automatic Test Pattern Generation，自動測試向量生成)ATE(Automatic Test Equipment，自動測試設備)向量的個數及單個向量的容量也越來也多。因此，因向量本身的質量問題而引起的測試失敗情況也越來越多。在實際的測試中，由于仿真環境和真實芯片測試環境之間的天然差異，DFT工程師產生的SCAN ATPG ATE向量的質量往往無法滿足在硅后ATE測試機臺的最優化條件，而且日益縮緊的硅后驗證周期，對于DFT工程師和ATE測試工程師來說，都將是一個巨大挑戰。所以，如何保證硅前SCAN ATPGATE向量的最優化將變得越來越重要。

在一個典型的大規模數字集成電路新產品開發過程中，SCAN測試因其涵蓋率高，診斷定位缺陷容易，測試效果好，目前已經成為大規模數字集成電路測試最為重要的DFT設計方案。其中，SCAN測試是利用EDA工具將SCAN CHAIN(掃描鏈)插入到數字電路中，用于測試數字電路組合和時序電路的一種DFT方式。在過去實際運用當中，SCAN ATPG ATE測試向量產生的周期將占用整個項目周期的1/2，因此，向量的好壞將直接影響到產品的上市周期。當不同的DFT工程師完成批量的SCAN ATPG ATE向量遞交后，在芯片到廠之前(硅前)，ATE測試工程師是很難在脫機的狀態下對向量內容進行一一檢查的，尤其是向量總量巨大，而又與時序相關的問題時。有可能直到芯片到廠后(硅后)，測試工程師在ATE上機驗證時才能發現錯誤，而硅后的時間對產品上市周期來說，是最為寶貴的。假設某些SCAN向量步驟存在一些系統性錯誤，或是向量時序無法達到ATE量產測試最優條件時，那么將會使得在硅后工作階段，DFT工程師不得不重新修改并重新產生新向量，一般而言，一組新SCAN向量產生和仿真需要耗費1-2周的時間，如果錯誤的向量組數較多，將耗費更多的時間，導致芯片的測試周期較長。

發明內容

有鑒于此，本發明實施例提供一種芯片掃描測試方法、裝置、處理器芯片及服務器，能夠有效縮短芯片掃描測試的周期。

本發明一個或多個實施例提供了一種芯片掃描測試方法，包括：獲取目標芯片的掃描測試向量；檢測所述掃描測試向量中的預設部分向量的順序是否滿足預設的最優向量順序；響應于所述掃描測試向量中的預設部分向量的順序滿足所述最優向量順序，基于所述掃描測試向量對所述目標芯片進行自動測試設備ATE上機測試。

可選的，所述方法還包括：在獲取目標芯片的掃描測試向量之前，通過初始掃描測試向量對所述目標芯片進行ATE上機測試，得到測試結果；根據所述測試結果對所述初始掃描測試向量中預設部分向量的向量順序進行調整，通過調整后的掃描測試向量對所述目標芯片再次進行ATE上機測試，直到測試結果滿足預設條件，得到所述最優向量順序；根據所述最優向量順序生成最優向量順序檢測算法。

可選的，檢測所述掃描測試向量中的預設部分向量的順序是否滿足預設的最優向量順序，包括：調用所述最優向量順序檢測算法檢測所述掃描測試向量中的預設部分向量的順序是否滿足所述最優向量順序。