[發明專利]用于形成半導體器件和系統的沉積工藝

在審

• 申請號: 202011197842.2
• 申請日: 2020-10-30
• 公開（公告）號: CN113035782A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 柯忠廷;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

1.一種用于形成半導體器件的方法，包括：

將半導體襯底置于沉積室中，其中，所述半導體襯底包括溝槽；以及

執行原子層沉積(ALD)工藝以在所述溝槽內沉積電介質材料，包括：

使所述電介質材料的第一前體作為氣相流入所述沉積室；

使所述電介質材料的第二前體作為氣相流入所述沉積室；以及

控制所述沉積室內的壓力和溫度，使得所述第二前體作為所述第二前體的液相凝聚在所述溝槽內的表面上，其中，所述第二前體的所述液相具有毛細現象。

2.根據權利要求1所述的方法，其中，所述第二前體的所述液相在所述溝槽內靠近所述溝槽的底部的表面上比在所述溝槽內靠近所述溝槽的頂部的表面上形成更厚的層。

3.根據權利要求1所述的方法，其中，所述電介質材料的所述第一前體作為所述第一前體的液相凝聚在所述溝槽內的表面上，并且其中，所述第一前體的液相具有毛細現象。

4.根據權利要求1所述的方法，其中，所述電介質材料填充所述溝槽，并且其中，所述電介質材料填充所述溝槽是無接縫的。

5.根據權利要求1所述的方法，其中，所述電介質材料是氧化鋁。

6.根據權利要求1所述的方法，其中，所述第一前體是三甲基鋁(TMA)。

7.根據權利要求1所述的方法，其中，所述第二前體是水。

8.根據權利要求7所述的方法，其中，當使所述第二前體流入所述沉積室時，所述沉積室內的壓力被控制在0.5Torr至50Torr之間，并且其中，所述沉積室內的溫度被控制在30℃至300℃之間。

9.一種用于形成半導體器件的方法，包括：

形成在襯底中包括溝槽的半導體結構；以及

利用使用工藝室執行的原子層沉積(ALD)工藝而在所述溝槽內沉積電介質材料，其中，所述ALD工藝包括ALD循環，所述ALD循環包括：

將所述半導體結構暴露于第一前體；以及

將所述半導體結構暴露于第二前體，其中，所述第二前體作為具有毛細現象的液體凝聚在所述半導體結構的表面上；

其中，所述電介質材料自所述溝槽的底表面起的豎直沉積速率大于所述電介質材料自所述溝槽的側壁起的橫向沉積速率。

10.一種半導體器件，包括：

鰭，所述鰭從襯底突出；

隔離區域，所述隔離區域圍繞所述鰭；

柵極堆疊，所述柵極堆疊位于所述鰭之上；

源極/漏極區域，所述源極/漏極區域在所述鰭中與所述柵極堆疊相鄰；

層間電介質(ILD)，所述ILD位于所述源極/漏極區域之上，其中，所述柵極堆疊的頂表面從所述ILD的頂表面凹陷；

硬掩模，所述硬掩模覆蓋所述柵極堆疊，其中，所述硬掩模的頂表面與所述ILD的頂表面平齊，其中，所述硬掩模沒有接縫，其中，所述硬掩模具有在1:3至1:25之間的范圍內的高度：寬度縱橫比；并且其中，所述硬掩模包含金屬氧化物；以及

導電特征，所述導電特征延伸穿過所述硬掩模以與所述柵極堆疊接觸。