[發(fā)明專利]基于偏置電路的低功耗上電復(fù)位電路和方法有效
| 申請?zhí)枺?/td> | 202011197700.6 | 申請日: | 2020-10-30 |
| 公開(公告)號: | CN112290923B | 公開(公告)日: | 2023-03-10 |
| 發(fā)明(設(shè)計)人: | 鄭軒;宋振宇;黃楊程 | 申請(專利權(quán))人: | 廣州鴻博微電子技術(shù)有限公司 |
| 主分類號: | H03K17/22 | 分類號: | H03K17/22 |
| 代理公司: | 北京澤方譽航專利代理事務(wù)所(普通合伙) 11884 | 代理人: | 陳照輝 |
| 地址: | 510000 廣東省廣*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 偏置 電路 功耗 復(fù)位 方法 | ||
本申請實施例公開了一種基于偏置電路的低功耗上電復(fù)位電路和方法;包括:低功耗偏置電路和上電復(fù)位電路;所述低功耗偏置電路和所述上電復(fù)位電路連接;低功耗偏置電路包括第一偏置電流輸出端、第二偏置電流輸出端和高電位輸出端;上電復(fù)位電路包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第七NMOS管、施密特觸發(fā)器和上升沿延遲器;本申請實施例整個電路結(jié)構(gòu)簡單,元件很少,電流支路少,每個支路的電流可以非常低且上電前電路中的元件不工作,從而降低電路功耗,減少電池的消耗量,使用第三NMOS管和第四PMOS管以及前級復(fù)用的低功耗偏置電路代替通常為了低功耗而使用的阻值高達十幾兆的大電阻,能夠顯著的減小芯片的面積,大大節(jié)省芯片的成本。
技術(shù)領(lǐng)域
本申請實施例涉及復(fù)位電路技術(shù)領(lǐng)域,尤其涉及一種基于偏置電路的低功耗上電復(fù)位電路和方法。
背景技術(shù)
MCU即微控制單元,又稱單片微型計算機或者單片機,是把中央處理器的頻率與規(guī)格做適當(dāng)縮減,并將內(nèi)存、計數(shù)器、USB、UART、PLC、DMA、GPIO等周邊接口,還有模數(shù)轉(zhuǎn)換器,比較器,運算放大器等探測電路,甚至LCD驅(qū)動電路都整合在單一芯片上,形成芯片級的計算機,為不同的應(yīng)用場合做不同組合控制。
近年來隨著物聯(lián)網(wǎng)和人工智能的大發(fā)展,消費電子與計算機的差異越來越小,消費電子的功能需求越來越高而設(shè)計也越來越復(fù)雜。所以很多消費電子產(chǎn)品都選用MCU作為其產(chǎn)品控制的核心。隨著手持設(shè)備越來越成為消費電子的主流,對MCU的低功耗低成本的要求也成為了現(xiàn)在發(fā)展的主流趨勢。比如MCU在藍牙設(shè)備的應(yīng)用中,一般要求MCU每隔幾百毫秒才喚醒一次進行數(shù)據(jù)處理,所以MCU絕大部分時間都處于休眠狀態(tài)即低功耗模式,這就要求MCU在休眠的時候功耗足夠低才能滿足電池長時間工作的要求。當(dāng)不需要MCU工作時,MCU進入停止模式,此時同樣需要MCU的功耗要盡可能的低,保證其不工作時盡量不消耗電池的能量,延長電池使用時間。
上電復(fù)位電路在MCU中是必須存在的電路,它的作用就是在上電后為MCU模式選擇電路提供初始態(tài),使MCU工作在默認的正常模式,避免啟動時錯誤的進入低功耗模式或者停止模式,導(dǎo)致MCU無法正常啟動工作。當(dāng)MCU電源過低的時候,上電復(fù)位電路需要復(fù)位MCU所有的電路,避免MCU在電源電壓過低的情況下,錯誤的執(zhí)行指令或者錯誤的讀寫存儲器導(dǎo)致程序出現(xiàn)無法接受的錯誤。現(xiàn)有的MCU上電復(fù)位電路為常開電路,電路中的功率消耗高、成本高。
發(fā)明內(nèi)容
本申請實施例提供一種基于偏置電路的低功耗上電復(fù)位電路和方法,以解決現(xiàn)有技術(shù)中MCU上電復(fù)位電路為常開電路,電路中的功率消耗高、成本高的問題。
在第一方面,本申請實施例提供了一種基于偏置電路的低功耗上電復(fù)位電路,包括:低功耗偏置電路和上電復(fù)位電路;所述低功耗偏置電路包括第一偏置電流輸出端、第二偏置電流輸出端和高電位輸出端;所述上電復(fù)位電路包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第七NMOS管、施密特觸發(fā)器和上升沿延遲器。
其中,所述第三PMOS管的源極連接電源端,柵極連接所述第四NMOS管的柵極,漏極連接所述第三NMOS管的漏極和所述第四NMOS管的柵極;所述第四PMOS管的源極連接電源端,柵極連接所述第一偏置電流輸出端,漏極連接所述第四NMOS管的漏極和施密特觸發(fā)器的輸入端;所述第三NMOS管的源極連接接地端,柵極連接所述第二偏置電流輸出端;所述第四NMOS管的源極連接接地端;所述第七NMOS管的柵極連接所述高電位輸出端,源極連接接地端,漏極連接所述施密特觸發(fā)器的輸出端和所述上升沿延遲器的輸入端,所述上升沿延遲器的輸出端輸出延遲信號。
進一步的,所述低功耗偏置電路包括啟動電路和偏置電流產(chǎn)生電路;所述啟動電路和所述偏置電流產(chǎn)生電路連接;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于廣州鴻博微電子技術(shù)有限公司,未經(jīng)廣州鴻博微電子技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011197700.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





