[發明專利]集成芯片結構及其形成方法、多維集成芯片

在審

• 申請號: 202011197152.7
• 申請日: 2020-10-30
• 公開（公告）號: CN112750707A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 黃志輝;周正賢;蔡正原;吳國銘;李昇展
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成集成芯片結構的方法，包括：

在設置在第一半導體襯底的上表面上方的第一互連結構內形成多個互連層；

執行邊緣修整工藝以沿著所述第一半導體襯底的周邊去除所述第一互連結構和所述第一半導體襯底的部分，其中，所述邊緣修整工藝產生具有凹進表面的所述第一半導體襯底，所述凹進表面通過直接設置在所述第一半導體襯底上方的外側壁而耦合至所述上表面；以及

在執行所述邊緣修整工藝之后，沿著所述第一互連結構的側壁形成介電覆蓋結構。

2.根據權利要求1所述的方法，還包括：

將所述第一半導體襯底接合至第二半導體襯底；以及

在將所述第一半導體襯底接合至所述第二半導體襯底之后，減小所述第一半導體襯底的厚度。

3.根據權利要求2所述的方法，其中，在減小所述第一半導體襯底的厚度之前，沿著所述第一互連結構的側壁形成所述介電覆蓋結構。

4.根據權利要求2所述的方法，其中，在減小所述第一半導體襯底的厚度之后，沿著所述第一互連結構的側壁形成所述介電覆蓋結構。

5.根據權利要求2所述的方法，還包括：

在將所述第一半導體襯底接合至所述第二半導體襯底之前，對所述第二半導體襯底執行第二邊緣修整工藝。

6.根據權利要求5所述的方法，還包括：

沿著所述介電覆蓋結構的側壁并且在所述第二半導體襯底的側壁上形成第二介電覆蓋結構。

7.根據權利要求2所述的方法，其中，所述介電覆蓋結構在所述第一半導體襯底和所述第二半導體襯底之間延伸。

8.根據權利要求1所述的方法，其中，所述介電覆蓋結構包括氮化硅、氮氧化硅、碳化硅或二氧化硅。

9.一種形成多維集成芯片的方法，包括：

在第一襯底的上表面上方的介電結構內形成多個互連層；

執行第一邊緣修整工藝，所述第一邊緣修整工藝沿著所述第一襯底的周邊去除所述介電結構和所述第一襯底的部分；

在所述第一邊緣修整工藝之后形成金屬殘留物層，所述金屬殘留物層在所述多個互連層上方延伸；以及

沿著所述金屬殘留物層的側壁并且在所述金屬殘留物層的上表面上方形成第一介電覆蓋結構。

10.一種集成芯片結構，包括：

第一襯底，具有位于中心區域內的上表面和位于圍繞所述中心區域的外圍區域內的凹進表面，其中，所述凹進表面從所述中心區域橫向延伸至所述第一襯底的最外邊緣，并且垂直地位于所述第一襯底的所述上表面和與所述上表面相對的下表面之間；

第一多個互連層，設置在所述上表面上的第一介電結構內；

金屬殘留物層，沿著所述第一介電結構的側壁設置；以及

第一介電覆蓋結構，設置在所述凹進表面上方并且沿著所述金屬殘留物層的外側壁。