[發明專利]一種低觸發電壓的ESD和浪涌協同保護電路

在審

• 申請號: 202011195073.2
• 申請日: 2020-10-30
• 公開（公告）號: CN112240946A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 楊兆年;毛盼;劉俊杰
• 申請（專利權）人: 西安理工大學
• 主分類號: G01R1/30
• 分類號: G01R1/30;G01R1/36;G01R19/00;H02H9/04
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 韓玙

本發明公開了一種低觸發電壓的ESD和浪涌協同保護電路，由RC網絡、反相器、電壓檢測器、共源放大器和箝位晶體管級聯而成，其中，RC網絡由電容C1與關閉的PMOS晶體管Mp2串聯而成；反相器由PMOS晶體管Mp3與NMOS晶體管Mn3串聯而成；電壓檢測器由電阻R0、NMOS晶體管Mn4和二極管串DS1串聯而成；共源放大器由PMOS晶體管Mp4和電阻R1串聯而成；箝位晶體管采用的是NMOS晶體管Mn5；RC網絡、反相器、電壓檢測器、共源放大器以及箝位晶體管的一端共同與電源VDD連接，另一端共同接地。本發明的電路，可以實現ESD與浪涌事件的檢測與放電功能，檢測靈敏度高且靜態漏電低。

技術領域

本發明屬于集成電路靜電放電和浪涌保護技術領域，涉及一種低觸發電壓的ESD和浪涌協同保護電路。

背景技術

靜電放電(Electrostatic Discharge,ESD)是集成電路發展中一直存在的可靠性問題，隨著工藝特征尺寸的不斷減小，集成電路對于靜電放電保護的需求逐漸變得迫切。ESD是指帶有靜電荷的外界物品與芯片接觸形成導電通路，形成瞬間的高電壓大電流，由此造成芯片失效。浪涌是另一種引起集成電路失效的可靠性問題。浪涌是指在電子系統中由于外界干擾所引起的瞬時大電流和高電壓現象，與ESD事件相比，浪涌的電流上升時間較長，一般在微秒級，而ESD事件在納秒級。同時，浪涌事件的總能量更多，需要的放電時間也更長，一般大于10微秒，而ESD事件的放電時間一般小于1微秒。

電源箝位電路是用于電源線和地線之間ESD保護的電路，是全芯片ESD保護中不可或缺的一部分。目前電源箝位電路的一個發展趨勢是，除了能夠在ESD事件下完成放電，也能夠在浪涌事件下完成放電，即實現ESD和浪涌協同保護。傳統的用于ESD保護的箝位電路有基于RC網絡的頻率敏感電路和基于二極管串的電壓敏感電路兩種。如圖1所示是基于RC網絡的頻率敏感電路，當電源上電時間小于RC的時常數，就會在RC電路中產生電流，電阻上產生壓降，從而產生控制信號，打開大尺寸箝位NMOSFET，泄放ESD電荷。如圖2所示是基于二極管串的電壓敏感箝位電路，當ESD事件發生時，電源上的電壓上升，當該電壓超過二極管串的閾值時，就會產生控制信號，打開后面的大尺寸箝位NMOSFET，泄放ESD電荷。

然而，上述兩種電路若直接用于ESD和浪涌協同保護時都存在明顯的缺點。RC檢測電路需要比較大的時常數來保持放電的時間，當用于浪涌保護時，需要的時常數在10微秒以上，不僅占用非常大的版圖面積，而且會被一些快上電或電源噪聲誤觸發，因此不能直接用于ESD和浪涌協同保護。基于二極管的電壓敏感箝位電路來實現ESD和浪涌協同保護，但是，其中使用到的二極管串存在靜態漏電和觸發電壓之間難以平衡的問題，二極管數目增多會增大觸發電壓，對ESD/浪涌保護不利，若減少二極管數目又會增大靜態漏電。

發明內容

本發明的目的是提供一種低觸發電壓的ESD和浪涌協同保護電路，解決了現有技術在版圖面積、靜態漏電、觸發電壓之間難以平衡的問題。

本發明所采用的技術方案是，一種低觸發電壓的ESD和浪涌協同保護電路，由RC網絡、反相器、電壓檢測器、共源放大器和箝位晶體管級聯而成，

其中，RC網絡由電容C1與關閉的PMOS晶體管Mp2串聯而成；

反相器由PMOS晶體管Mp3與NMOS晶體管Mn3串聯而成；

電壓檢測器由電阻R0、NMOS晶體管Mn4和二極管串DS1串聯而成；

共源放大器由PMOS晶體管Mp4和電阻R1串聯而成；

箝位晶體管采用的是NMOS晶體管Mn5；

RC網絡、反相器、電壓檢測器、共源放大器以及箝位晶體管的一端共同與電源VDD連接，另一端共同接地。

本發明的低觸發電壓的ESD和浪涌協同保護電路，其特征還在于，