[發(fā)明專利]一種低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202011195073.2
• 申請(qǐng)日: 2020-10-30
• 公開(kāi)（公告）號(hào): CN112240946A
• 公開(kāi)（公告）日: 2021-01-19
• 發(fā)明（設(shè)計(jì)）人: 楊兆年;毛盼;劉俊杰
• 申請(qǐng)（專利權(quán)）人: 西安理工大學(xué)
• 主分類號(hào): G01R1/30
• 分類號(hào): G01R1/30;G01R1/36;G01R19/00;H02H9/04
• 代理公司: 西安弘理專利事務(wù)所 61214
• 代理人: 韓玙

1.一種低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于：由RC網(wǎng)絡(luò)、反相器、電壓檢測(cè)器、共源放大器和箝位晶體管級(jí)聯(lián)而成，

其中，RC網(wǎng)絡(luò)由電容C1與關(guān)閉的PMOS晶體管Mp2串聯(lián)而成；

反相器由PMOS晶體管Mp3與NMOS晶體管Mn3串聯(lián)而成；

電壓檢測(cè)器由電阻R0、NMOS晶體管Mn4和二極管串DS1串聯(lián)而成；

共源放大器由PMOS晶體管Mp4和電阻R1串聯(lián)而成；

箝位晶體管采用的是NMOS晶體管Mn5；

RC網(wǎng)絡(luò)、反相器、電壓檢測(cè)器、共源放大器以及箝位晶體管的一端共同與電源VDD連接，另一端共同接地。

2.根據(jù)權(quán)利要求1所述的低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于，所述的RC網(wǎng)絡(luò)的結(jié)構(gòu)是：PMOS晶體管Mp2的柵極和源極都與VDD相連，PMOS晶體管Mp2的漏端與電容C1的上極板相連，電容C1的下極板與GND相連。

3.根據(jù)權(quán)利要求2所述的低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于，所述的反相器的結(jié)構(gòu)是：PMOS晶體管Mp3的柵極連接RC網(wǎng)絡(luò)的輸出V_rc，PMOS晶體管Mp3的源極與VDD相連，PMOS晶體管Mp3的漏極與NMOS晶體管Mn3的漏極相連，NMOS晶體管Mn3的柵極和源極都與GND相連。

4.根據(jù)權(quán)利要求3所述的低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于：所述的電壓檢測(cè)器的結(jié)構(gòu)是：電阻R0上端與VDD相連，電阻R0下端與NMOS晶體管Mn4的漏極相連，NMOS晶體管Mn4的柵極連接反相器的輸出V_a，NMOS晶體管Mn4的源極連接二極管串DS1的上端，二極管串DS1的下端與GND相連。

5.根據(jù)權(quán)利要求4所述的低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于：所述的共源放大器的結(jié)構(gòu)是：PMOS晶體管Mp4的源極與VDD相連，PMOS晶體管Mp4的柵極連接電壓檢測(cè)器的輸出V_rd，PMOS晶體管Mp4的漏極與電阻R1的上端相連，電阻R1下端與GND相連。

6.根據(jù)權(quán)利要求5所述的低觸發(fā)電壓的ESD和浪涌協(xié)同保護(hù)電路，其特征在于：所述的箝位晶體管的結(jié)構(gòu)是：箝位NMOS晶體管Mn5的漏極與VDD相連，箝位NMOS晶體管Mn5的柵極連接共源放大器輸出V_g，箝位NMOS晶體管Mn5的源極連接GND。