[發明專利]半導體元件及其制造方法

在審

• 申請號: 202011187942.7
• 申請日: 2020-10-30
• 公開（公告）號: CN112786590A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 黃則堯
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 王宇航;黃艷

本公開提供一種半導體元件及其制造方法。該半導體元件包括一基底；一第一半導體堆疊，具有一第一臨界電壓(threshold voltage)，并且包括位于該基底上的一第一絕緣堆疊；一第二半導體堆疊，具有一第二臨界電壓，并且包括位于該基底上的一第二絕緣堆疊；一第三半導體堆疊，具有一第三臨界電壓，并且包括位于該基底上的一第三絕緣堆疊。該第一臨界電壓、該第二臨界電壓和該第三臨界電壓彼此不同；該第一絕緣堆疊的一厚度不同于該第二絕緣堆疊的一厚度和該第三絕緣堆疊的一厚度，以及該第二絕緣堆疊的該厚度不同于該第三絕緣堆疊的該厚度。

技術領域

本公開主張2019年11月5日申請的美國正式申請案第16/674,312號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

本公開關于一種半導體元件及其制造方法，特別涉及具有多個臨界電壓(threshold voltage)的半導體元件以及其制造方法。

背景技術

半導體元件用于各種電子應用中，例如個人電腦、移動電話、數字機和其他電子設備。此外，更復雜的元件設計需求正在增加。

上文的“現有技術”說明僅提供背景技術，并未承認上文的“現有技術”說明公開本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開提供一種半導體元件，包括：一基底；一第一半導體堆疊，具有一第一臨界電壓(threshold voltage)，并且包括位于該基底上的一第一絕緣堆疊；一第二半導體堆疊，具有一第二臨界電壓，并且包括位于該基底上的一第二絕緣堆疊；一第三半導體堆疊，具有一第三臨界電壓，并且包括位于該基底上的一第三絕緣堆疊。該第一臨界電壓、該第二臨界電壓和該第三臨界電壓彼此不同；該第一絕緣堆疊的一厚度不同于該第二絕緣堆疊的一厚度和該第三絕緣堆疊的一厚度，以及該第二絕緣堆疊的該厚度不同于該第三絕緣堆疊的該厚度。

在一些實施例中，該第一絕緣堆疊包括位于該基底上的一第一底部絕緣層，該第三絕緣堆疊包括位于該基底上的一第三底部絕緣層和位于該第三底部絕緣層上的一第三頂部絕緣層。

在一些實施例中，該第二絕緣堆疊包括位于該基底上的一第二底部絕緣層、位于該第二底部絕緣層上的一第二中間絕緣層以及位于該第二中間絕緣層上的一第二頂部絕緣層。

在一些實施例中，該第一半導體堆疊還包括位于該第一底部絕緣層上的一第一底部導電層。

在一些實施例中，該第一半導體堆疊還包括位于該第一底部導電層上的一第一頂部導電層。

在一些實施例中，該第一半導體堆疊還包括位于該第一頂部導電層上的一第一填充層，該第一填充層由鎢或鋁形成。

在一些實施例中，該第二半導體堆疊還包括位于該第二頂部絕緣層上的一第二底部導電層。

在一些實施例中，該第二半導體堆疊還包括位于該第二底部導電層上的一第二頂部導電層。

在一些實施例中，該半導體元件還包括：附接到該第一半導體堆疊的兩側的一第一對內部間隙子(inner spacers)。

在一些實施例中，該半導體元件還包括：附接到該第一對內部間隙子的外表面的一第一對外部間隙子。

在一些實施例中，該半導體元件還包括：兩個第一輕摻雜區，該兩個第一輕摻雜區鄰近該第一半導體堆疊并且位于該基底中。

在一些實施例中，該半導體元件還包括：兩個第一重摻雜區，該兩個第一重摻雜區與該第一對內部間隙子相鄰并且位于該基底中。

在一些實施例中，該半導體元件還包括：與該第三半導體堆疊相鄰的一第三應力區，其中該第三應力區的下部位于該基底中，該第三應力區的上部從該基底的一頂表面突出。