[發明專利]半導體元件及其制造方法

在審

• 申請號: 202011187942.7
• 申請日: 2020-10-30
• 公開（公告）號: CN112786590A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 黃則堯
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 王宇航;黃艷

1.一種半導體元件，包括：

一基底；

一第一半導體堆疊，具有一第一臨界電壓，并且包括位于該基底上的一第一絕緣堆疊；

一第二半導體堆疊，具有一第二臨界電壓，并且包括位于該基底上的一第二絕緣堆疊；以及

一第三半導體堆疊，具有一第三臨界電壓，并且包括位于該基底上的一第三絕緣堆疊；

其中該第一臨界電壓、該第二臨界電壓和該第三臨界電壓彼此不同；該第一絕緣堆疊的一厚度不同于該第二絕緣堆疊的一厚度和該第三絕緣堆疊的一厚度，以及該第二絕緣堆疊的該厚度不同于該第三絕緣堆疊的該厚度。

2.如權利要求1所述的半導體元件，其中該第一絕緣堆疊包括位于該基底上的一第一底部絕緣層，該第三絕緣堆疊包括位于該基底上的一第三底部絕緣層和位于該第三底部絕緣層上的一第三頂部絕緣層。

3.如權利要求2所述的半導體元件，其中該第二絕緣堆疊包括位于該基底上的一第二底部絕緣層、位于該第二底部絕緣層上的一第二中間絕緣層以及位于該第二中間絕緣層上的一第二頂部絕緣層。

4.如權利要求3所述的半導體元件，其中該第一半導體堆疊還包括位于該第一底部絕緣層上的一第一底部導電層。

5.如權利要求4所述的半導體元件，其中該第一半導體堆疊還包括位于該第一底部導電層上的一第一頂部導電層。

6.如權利要求5所述的半導體元件，其中該第一半導體堆疊還包括位于該第一頂部導電層上的一第一填充層，該第一填充層由鎢或鋁形成。

7.如權利要求3所述的半導體元件，其中該第二半導體堆疊還包括位于該第二頂部絕緣層上的一第二底部導電層。

8.如權利要求7所述的半導體元件，其中該第二半導體堆疊還包括位于該第二底部導電層上的一第二頂部導電層。

9.如權利要求3所述的半導體元件，還包括附接到該第一半導體堆疊的兩側的一第一對內部間隙子。

10.如權利要求9所述的半導體元件，還包括附接到該第一對內部間隙子的外表面的一第一對外部間隙子。

11.如權利要求9所述的半導體元件，還包括兩個第一輕摻雜區，該兩個第一輕摻雜區鄰近該第一半導體堆疊并且位于該基底中。

12.如權利要求11所述的半導體元件，還包括兩個第一重摻雜區，該兩個第一重摻雜區與該第一對內部間隙子相鄰并且位于該基底中。

13.如權利要求3所述的半導體元件，還包括與該第三半導體堆疊相鄰的一第三應力區，其中該第三應力區的下部位于該基底中，該第三應力區的上部從該基底的一頂表面突出。

14.如權利要求7所述的半導體元件，其中該第二半導體堆疊還包括一第二功能層，該第二功能層位于該第二頂部絕緣層和該第二底部導電層之間，該第二功能層的一厚度在約10埃至約15埃之間。

15.如權利要求7所述的半導體元件，其中該第二半導體堆疊還包括位于該基底與該第二底部絕緣層之間的一第二偶極層，并且該第二偶極層由以下材料的一個或多個形成：氧化鎦、氧化硅鎦、氧化釔、氧化硅釔、氧化鑭、氧化硅鑭、氧化鋇和氧化硅鋇。

16.如權利要求7所述的半導體元件，其中該第二半導體堆疊還包括位于該第二頂部絕緣層和該第二底部導電層之間的一第二保護層，并且該第二保護層由氮化鈦形成。

17.如權利要求7所述的半導體元件，其中該第二半導體堆疊還包括位于第二填充層與該第二底部導電層之間的一第二封裝層，該第二封裝層的一厚度介于約15埃與約25埃之間。