[發明專利]對芯片進行復雜工程修改的通用方法、設備和存儲介質

在審

• 申請號: 202011184625.X
• 申請日: 2020-10-30
• 公開（公告）號: CN112329362A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 段光生;賀偉
• 申請（專利權）人: 盛科網絡（蘇州）有限公司
• 主分類號: G06F30/327
• 分類號: G06F30/327
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 董燕

1.一種對芯片進行復雜工程修改的通用方法，其特征在于，所述方法包括：

將完整RTL修改拆分為多個RTL子修改；

在原始網表的基礎上，分別對所述多個RTL子修改進行工具自動ECO，每個RTL子修改都得到對應的ECO腳本；

將所有RTL子修改對應的ECO腳本依次加載到所述原始網表上，得到ECO合并網表；

根據所述完整RTL修改對應的RTL綜合網表，對所述ECO合并網表進行工具自動ECO，得到ECO完備網表。

2.根據權利要求1所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“將完整RTL修改拆分為多個RTL子修改”具體包括：

獲取完整RTL修改所涉及的寄存器的數量、寄存器需要修改的輸入端類型，其中，所述輸入端類型包括數據輸入端和時鐘輸入端；

根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改。

3.根據權利要求2所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改”具體包括：

將只存在數據輸入端修改、且修改數量不超過第一設定閾值的寄存器組的修改劃分為一個RTL子修改；

獲取同時存在數據輸入端和時鐘輸入端修改的寄存器組，將時鐘輸入端的修改數量超過第二設定閾值但不超過第一設定閾值的寄存器組的不同輸入端類型的修改劃分為不同RTL子修改，其中，所述第二設定閾值小于第一設定閾值。

4.根據權利要求3所述對芯片進行復雜工程修改的通用方法，其特征在于：

所述寄存器組為N維寄存器組，所述N為正整數。

5.根據權利要求3所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改”還包括：

獲取同時存在數據輸入端和時鐘輸入端修改的寄存器組，將時鐘輸入端的修改數量不超過第二設定閾值的寄存器組的所有修改劃分為一個RTL子修改。

6.根據權利要求3所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改”還包括：

對于不同的RTL子修改中，若多個RTL子修改只涉及到寄存器的數據輸入端的修改，并且所述多個RTL子修改涉及到的寄存器的修改總量小于第一設定閾值，將所述多個RTL子修改合并為一個RTL子修改。

7.根據權利要求3所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改”還包括：

當不同的RTL子修改中不同寄存器組的修改是由相同邏輯電路的修改導致的時，只保留一個RTL子修改中對所述相同邏輯電路的修改。

8.根據權利要求3所述對芯片進行復雜工程修改的通用方法，其特征在于，所述“根據所述寄存器的數量和寄存器需要修改的輸入端類型，將完整RTL修改拆分為多個RTL子修改”還包括：

省略一個RTL子修改中的修改，其中，所述被省略的RTL子修改中待修改的寄存器或寄存器組只涉及數據輸入端的修改，且數據輸入端的修改數量不超過第三設定閾值。

9.一種電子設備，包括存儲器和處理器，所述存儲器存儲有可在所述處理器上運行的計算機程序，其特征在于，所述處理器執行所述程序時實現權利要求1-8任意一項所述對芯片進行復雜工程修改的通用方法中的步驟。

10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現權利要求1-8任意一項所述對芯片進行復雜工程修改的通用方法中的步驟。