[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202011184084.0
• 申請日: 2020-10-29
• 公開（公告）號: CN112750781A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 馮世鑫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李琛;黃艷

本公開涉及一種半導體裝置的制造方法以及一種半導體裝置。本文描述全繞式柵極裝置及其制造方法，此方法包含在基底上方形成多層結構，并在多層結構中形成復數個源極/漏極區。接著，通過相鄰源極/漏極區將多層結構圖案化為鰭。進行線釋放工藝，以移除多層結構中的一層或多層材料。多層結構的剩下層形成與鰭的相鄰源極/漏極區連接的納米結構的堆疊物。

技術領域

本公開實施例涉及半導體技術，且特別涉及半導體裝置及其制造方法。

背景技術

半導體裝置用于各種電子應用中，例如個人電腦、手機、數碼相機和其他電子設備。半導體裝置的制造一般通過按序在半導體基底上方沉積絕緣層或介電層、導電層和半導體材料層，并通過使用微影工藝將各種材料層圖案化，以形成半導體基底上的電路組件和元件。

半導體工業通過持續降低最小部件(feature)的尺寸，持續改善各種電子組件(例如晶體管、二極管、電阻、電容等等)的集成密度，使得更多的組件集成于既定面積中。然而，當降低最小部件的尺寸，出現了應解決的附加問題。

發明內容

在一些實施例中，提供半導體裝置的制造方法，此方法包含在基底上方形成多層堆疊物，多層堆疊物包含第一層、在第一層上方的第二層、在第二層上方的第三層和在第三層上方的第四層，第一層和第三層包含第一半導體材料，且第二層和第四層包含第二半導體材料；在多層堆疊物中蝕刻第一開口，第一開口暴露出基底；在第一開口中形成第一源極/漏極區；在形成第一源極/漏極區之后，從多層堆疊物蝕刻出鰭；從鰭移除第一層和第三層；以及形成柵極結構以圍繞第二層和第四層。

在一些其他實施例中，提供半導體裝置的制造方法，此方法包含在多層結構中形成第一開口；在第一開口中形成第一源極/漏極區；在形成第一源極/漏極區之后，蝕刻多層結構以形成鰭；對鰭進行線釋放工藝，以形成復數個納米結構；以及在進行線釋放工藝之后，在復數個納米結構的每一者周圍沉積柵極結構。

在另外一些實施例中，提供半導體裝置，半導體裝置包含第一源極/漏極區；第二源極/漏極區；納米結構的堆疊物，在納米結構的堆疊物中的每個納米結構延伸于第一源極/漏極區與第二源極/漏極區之間；柵極介電層，圍繞納米結構的堆疊物中的每個納米結構，其中柵極介電層直接物理接觸第一源極/漏極區和第二源極/漏極區；以及柵極接點，圍繞柵極介電層。

附圖說明

根據以下的詳細說明并配合附圖可以更加理解本公開實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)并未必按照比例繪制。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

圖1顯示依據一些實施例的形成半導體裝置的中間步驟中的多層結構的形成。

圖2A-2D顯示依據一些實施例的多層結構中的源極/漏極區的形成。

圖3A-3B顯示依據一些實施例的多層結構中的鰭和隔離區的形成。

圖4A-4C顯示依據一些實施例的多層結構的通道區上方的虛設柵極堆疊物的形成。

圖5A和5B顯示依據一些實施例的與多層結構的虛設柵極堆疊物和源極/漏極區相鄰的間隙壁的形成。

圖6A-6C顯示依據一些實施例的多層結構上方的接觸蝕刻停止層和第一層間介電質的形成。

圖7A和7B顯示依據一些實施例的多層結構上方的虛設柵極堆疊物的移除。

圖8A和8B顯示依據一些實施例的對多層結構進行線釋放工藝(wire-releaseprocess)。

圖9A和9B顯示依據一些實施例的在多層結構的通道區上方的柵極介電質和柵極接點的形成。

圖10A-12B顯示依據一些實施例的半導體裝置1200的源極/漏極接點和導電插塞的形成步驟。

附圖標記說明：