[發明專利]一種半導體器件及其加工方法、晶圓的處理方法

在審

• 申請號: 202011181876.2
• 申請日: 2020-10-29
• 公開（公告）號: CN114429897A
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 尹炅一;吳容哲;高建峰;張月;劉衛兵
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

本公開具體提供了一種半導體器件及其加工方法、晶圓的處理方法，該半導體器件包括晶圓。晶圓具有正面、背面及側面，正面和背面分別處于晶圓的兩側。晶圓的側面具有弧形延展部和豎直延展部，弧形延展部自晶圓的正面延伸出，豎直延展部同時垂直于晶圓的正面和晶圓的背面。該加工方法包括：執行晶圓處理工藝后，對晶圓邊緣進行研磨處理，以形成弧形延展部和豎直延展部，對晶圓背面進行研磨處理，以使晶圓的厚度減小至裸片的厚度。基于對晶圓邊緣的研磨處理，本公開能夠有效降低甚至避免晶圓邊緣破損問題發生的可能性，從而有效地保護了待進行封裝的晶圓。因此，本公開能夠極大地提高半導體器件的良率，從而明顯降低了半導體器件的生產成本。

技術領域

本公開涉及半導體器件加工技術領域，更為具體來說，本公開提供了一種半導體器件及其加工方法、晶圓的處理方法。

背景技術

隨著半導體技術的不斷發展，半導體器件產品越來越趨于高集成化和小型化，各種半導體器件封裝技術也隨之在不斷發展。常用的半導體器件封裝技術包括：裸片堆疊封裝(Die stacking)、疊層封裝(Package on Package stacking)、疊層芯片封裝(Chip onChip)、晶圓級封裝(Chip on Wafer)、多晶圓堆疊(Wafer on Wafer Stacking)等。其中，封裝工藝前的晶圓厚度也變得越來越小，即要形成的裸片(Die)厚度越來越小。較薄的晶圓容易出現邊緣破損(Edge Chipping)問題，進而可能引發整塊晶圓損傷，導致半導體器件的良率下降以及成本提高。

因此，如何加強對變薄后的晶圓進行有效地保護，進而提高基于晶圓形成的半導體器件的良率，并降低半導體器件的成本，成為了本領域技術人員亟待解決的技術問題和始終研究的重點。

發明內容

為解決現有的晶圓容易發生邊緣破損以及進而易導致整塊晶圓損傷等問題，本公開創新地提供了一種半導體器件及其加工方法、晶圓的處理方法，以極大降低甚至避免晶圓邊緣破損的可能性，提高半導體器件良率。

為實現上述的技術目的，本公開能夠具體提供一種半導體器件，該半導體器件包括晶圓。該晶圓具有正面、背面及處于晶圓邊緣的側面，正面和背面分別處于晶圓的兩側。晶圓的側面具有弧形延展部和豎直延展部，弧形延展部自晶圓的正面延伸出，豎直延展部同時垂直于晶圓的正面和晶圓的背面。弧形延展部在該晶圓縱截面上形成圓弧，圓弧的長度小于晶圓的厚度。弧形延展部在晶圓邊緣形成較小的斜面，本公開能夠利用晶圓邊緣較小的斜面達到降低甚至避免晶圓邊緣破損的可能性等目的。

為實現上述技術目的，本公開還提供了一種半導體器件的加工方法，該加工方法可包括但不限于如下的步驟。

執行晶圓處理工藝，以在晶圓上形成電路圖案。然后對晶圓邊緣進行至少一次研磨處理，以使晶圓的側面具有弧形延展部和豎直延展部，弧形延展部自晶圓的正面和背面延伸出，豎直延展部同時垂直于晶圓的正面和晶圓的背面。接下來，對晶圓背面進行至少一次研磨處理，以使晶圓的厚度減小至待形成的裸片的厚度。

為實現上述技術目的，本公開還可提供一種晶圓的處理方法，該處理方法可包括但不限于本公開任一實施例中的半導體器件的加工方法。而且該處理方法還可包括但不限于依次進行的晶體生長工藝、整形工藝、切片工藝、磨片倒角工藝、刻蝕工藝、拋光工藝、清洗工藝以及在清洗工藝后進行對得到的晶圓進行檢查。

本公開的有益效果為：基于對晶圓邊緣的研磨處理，本公開能夠有效降低甚至避免晶圓邊緣破損問題發生的可能性，從而有效地保護了待進行封裝的晶圓。所以本公開能夠極大地提高半導體器件的良率，從而明顯地降低了半導體器件的生產成本。本公開有效地避免了在晶圓厚度減小后易發生破損的問題，可見本公開有助于半導體器件小型化和集成化的發展，而且能夠促進器件封裝工藝的發展，市場潛力非常大，適于推廣應用。

附圖說明

圖1示出了現有的待進行減薄處理的晶圓縱截面的結構示意圖(水平虛線上方表示要留下的晶圓部分，圓圈虛線示出減薄處理后銳利的斜面)。