[發明專利]基于BCH并行算法和LDPC算法的糾錯電路及方法

在審

• 申請號: 202011181231.9
• 申請日: 2020-10-29
• 公開（公告）號: CN112332865A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 趙朔天;黎楊;段廷勇;于大治
• 申請（專利權）人: 深圳電器公司
• 主分類號: H03M13/15
• 分類號: H03M13/15;H03M13/11;H03M13/29
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

本申請提供基于BCH并行算法和LDPC算法的糾錯電路及方法，所述糾錯電路包括BCH并行算法電路、LDPC算法電路和模式配置電路，其中，所述BCH并行算法電路，用于并行處理編譯碼操作過程和數據傳輸過程；所述LDPC算法電路，用于對數據進行LDPC編譯碼；所述模式配置電路，用于配置通過所述BCH并行算法電路和/或所述LDPC算法電路進行糾錯。本申請實施例的技術方案，可以提高數據吞吐率，以及提高糾錯性能。

技術領域

本申請涉及計算機技術領域，尤其涉及一種基于BCH并行算法和LDPC算法的糾錯電路及方法。

背景技術

ECC(error correction code)是一種能夠實現“錯誤檢查和糾正”的技術，廣泛應用于計算機內存數據傳輸、硬盤數據存儲以及圖形工作站等，可大大提高計算機運行的穩定性和可靠性。

目前的ECC技術方案中，通常基于BCH(bose-chaudhuri-hocquenghen)算法或低密度奇偶校驗碼(low density parity-check code，LDPC)算法實現，其中，LDPC算法包括硬判決算法和軟判決算法。現有的BCH算法電路可以糾正多位隨機錯誤，運算速度快，但是現有的BCH算法電路是串行工作模式，數據吞吐率較低。而LDPC硬判決算法雖然簡單，易于硬件實現，但是糾錯性能較差。并且，LDPC軟判決算法雖然糾錯性能較強，但是運算量大，而且硬件實現難度大。

發明內容

本申請提供一種基于BCH并行算法和LDPC算法的糾錯電路及方法，可以提高數據吞吐率，以及提高糾錯性能。

第一方面，本申請提供了一種基于BCH并行算法和LDPC算法的糾錯電路，所述糾錯電路包括BCH并行算法電路、LDPC算法電路和模式配置電路，其中，

所述BCH并行算法電路，用于并行處理編譯碼操作過程和數據傳輸過程；

所述LDPC算法電路，用于對數據進行LDPC編譯碼；

所述模式配置電路，用于配置通過所述BCH并行算法電路和/或所述LDPC算法電路進行糾錯。

結合第一方面，在第一方面的一種可能的實施方式中，所述BCH并行算法電路包括編碼模塊、譯碼模塊、糾錯控制模塊和自動重寫模塊，其中，

所述編碼模塊，用于并行處理編碼操作過程和NAND flash存儲器的寫數據操作過程；

所述譯碼模塊，用于并行處理譯碼操作過程和數據傳輸過程；

所述糾錯控制模塊，用于對數據編譯碼操作過程進行糾錯控制；

所述自動重寫模塊，用于重寫數據。

結合第一方面，在第一方面的一種可能的實施方式中，所述譯碼模塊的譯碼操作過程包括第一級流水線、第二級流水線和第三級流水線，其中，

所述譯碼操作過程的第一級流水線為伴隨式計算；

所述譯碼操作過程的第二級流水線為求解錯誤位置多項式；

所述譯碼操作過程的第三級流水線為查找錯誤位置并糾錯。

結合第一方面，在第一方面的一種可能的實施方式中，所述譯碼模塊具體用于：

并行處理所述譯碼操作過程的第一級流水線和所述NAND flash的讀數據操作過程；

并行處理所述譯碼操作過程的第三級流水線和譯碼數據輸出過程。

結合第一方面，在第一方面的一種可能的實施方式中，所述自動重寫模塊具體用于：

在編碼后的第一數據寫入所述NAND flash之后，從所述NAND flash中讀取第二數據；