[發明專利]半導體器件和方法

在審

• 申請號: 202011177126.8
• 申請日: 2020-10-29
• 公開（公告）號: CN112750826A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 劉威民;舒麗麗;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

本公開涉及半導體器件和方法。一種器件，包括：從襯底延伸的第一鰭和第二鰭，第一鰭包括第一凹槽，并且第二鰭包括第二凹槽；隔離區域，圍繞第一鰭并圍繞第二鰭；柵極堆疊，位于第一鰭和第二鰭之上；以及源極/漏極區域，位于第一凹槽和第二凹槽中，源極/漏極區域鄰近柵極堆疊，其中，源極/漏極區域包括從第一鰭延伸到第二鰭的底表面，其中，底表面的位于隔離區域上方的第一高度以下的第一部分具有第一斜率，并且其中，底表面的位于第一高度以上的第二部分具有第二斜率，第二斜率大于第一斜率。

技術領域

本公開涉及半導體器件和方法。

背景技術

半導體器件被用于各種電子應用中，例如，個人計算機、蜂窩電話、數碼相機和其他電子設備。通常通過以下方式制造半導體器件：在半導體襯底之上依次沉積絕緣層或電介質層、導電層和半導體材料層，并使用光刻來圖案化各種材料層以在其上形成電路組件和元件。

半導體工業通過不斷減小最小特征尺寸來持續提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多的組件集成到給定面積中。然而，隨著最小特征尺寸的減小，出現了應當解決的其他問題。

發明內容

根據本公開的一個實施例，提供了一種半導體器件，包括：從襯底延伸的第一鰭和第二鰭，所述第一鰭包括第一凹槽，并且所述第二鰭包括第二凹槽；隔離區域，圍繞所述第一鰭并圍繞所述第二鰭；柵極堆疊，位于所述第一鰭和所述第二鰭之上；以及源極/漏極區域，位于所述第一凹槽和所述第二凹槽中，所述源極/漏極區域鄰近所述柵極堆疊，其中，所述源極/漏極區域包括從所述第一鰭延伸到所述第二鰭的底表面，其中，所述底表面的位于所述隔離區域上方的第一高度以下的第一部分具有第一斜率，并且其中，所述底表面的位于所述第一高度以上的第二部分具有第二斜率，所述第二斜率大于所述第一斜率。

根據本公開的另一實施例，提供了一種半導體結構，包括：第一鰭，位于半導體襯底之上；第二鰭，位于所述半導體襯底之上，所述第二鰭與所述第一鰭相鄰；隔離區域，圍繞所述第一鰭和所述第二鰭；柵極結構，沿著所述第一鰭和所述第二鰭的側壁并且位于所述第一鰭和所述第二鰭的上表面之上；以及源極/漏極區域，位于所述第一鰭和所述第二鰭上，鄰近所述柵極結構，所述源極/漏極區域包括位于所述第一鰭和所述第二鰭之間的底表面，其中，所述底表面包括下表面和上表面，其中，所述下表面是第一晶面的小平面，所述第一晶面的小平面從所述底表面的底部延伸到處于所述隔離區域上方的第一高度的第二晶面的小平面，其中，所述上表面從所述第一高度延伸到所述底表面的最上部，其中，所述上表面包括所述第一晶面的小平面和所述第二晶面的小平面。

根據本公開的又一實施例，提供了一種用于形成半導體器件的方法，包括：形成從半導體襯底突出的多個鰭；形成圍繞所述多個鰭的隔離區域；在所述多個鰭之上形成柵極結構；以及形成與所述柵極結構相鄰并在所述多個鰭之上延伸的外延源極/漏極區域，包括：執行第一沉積工藝以在所述多個鰭上沉積第一外延材料，其中，所述第一外延材料的在相鄰鰭上的底表面在所述隔離區域上方的第一高度處融合；對所述第一外延材料執行蝕刻工藝，其中，所述蝕刻工藝蝕刻所述第一外延材料的底表面；以及在執行所述蝕刻工藝之后，執行第二沉積工藝以在所述第一外延材料上沉積第二外延材料，所述外延源極/漏極區域包括所述第一外延材料和所述第二外延材料，其中，在執行所述第二沉積工藝之后，所述外延源極/漏極區域的在相鄰鰭之間的底表面在所述隔離區域上方延伸第二高度，所述第二高度大于所述第一高度。

附圖說明

當與附圖一起閱讀時，根據以下詳細描述將最好地理解本公開的各個方面。要注意的是，根據行業標準慣例，不按比例繪制各種特征。事實上，為了論述的清楚，可以任意增大或減小各種特征的尺寸。

圖1示出了根據一些實施例的三維視圖中的FinFET器件的示例。

圖2、圖3、圖4、圖5、圖6、圖7、圖8A、圖8B、圖9A、圖9B、圖10A、圖10B和圖10C是根據一些實施例的制造FinFET器件的中間階段的截面視圖。