[發明專利]工藝設計工具包開發方法、裝置、電子設備及存儲介質

在審

• 申請號: 202011175714.8
• 申請日: 2020-10-28
• 公開（公告）號: CN112270146A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 尹明會;陳嵐;張衛華;周歡歡;王晨
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/32
• 分類號: G06F30/32;G06F8/20
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本公開提供一種工藝設計工具包開發方法，包括：基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包；對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，得到目標工藝設計工具包。以多電子設計自動化工具平臺為基礎開發組件，提高工藝設計工具包的復用性，以預設工藝設計工具包為標準，驗證修正相關組件，保證多工具平臺下工藝數據的一致性。

技術領域

本公開涉及集成電路設計自動化領域，具體涉及一種工藝設計工具包開發方法、裝置、電子設備及存儲介質。

背景技術

工藝設計工具包(PDK，Process Design Kit)是基于集成電路(IC，IntegratedCircuit)生產工藝而開發的一整套包括器件信息、工藝信息和驗證文件的設計數據包，也是工藝信息、IC設計方法、電子設計自動化(EDA，Electronics Design Automation)技術集合的有形載體。

隨著芯片技術的不斷發展，每個芯片生產廠都有眾多不同的工藝線，為了有效地促進IC生產工藝的使用，必須建立與不同工藝線相對應的PDK，把生產工藝完整準確的遷移到EDA工具平臺，保證芯片設計者獲取到準確的工藝信息。不同的EDA平臺電各自擁有不同的EDA工具，不同EDA工具之間的數據標準和底層函數不兼容。除此之外，PDK涵蓋的內容組件繁多，后期對PDK進行更新和維護工作量也變得異常復雜。因此，為了讓IC設計者能選擇更多EDA工具進行芯片設計，芯片生產廠為每條工藝線開發多套適用于不同EDA工具并能保證工藝數據的一致性的PDK成為了一項艱巨的任務。

公開內容

為克服上述問題的至少一個方面，本公開提供了一種工藝設計工具包開發方法，包括：

基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包；

對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，得到目標工藝設計工具包。

可選地，所述基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包，包括：

基于Open Access數據庫，構建多個共用組件；

基于多個電子設計自動化工具平臺的底層函數庫，構建所多個強相關組件；

將所述多個共用組件和所述多個強相關組件集成打包，生成所述標準工藝設計工具包。

可選地，所述多個共用組件包括Symbol View、CDF參數、Layout View和工藝文件；所述多個強相關組件包括器件網表和回調函數。

可選地，所述對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，包括：

利用所述標準工藝設計工具包生成實際電路原理圖和實際版圖，及利用預設工藝設計工具包生成參考電路原理圖和參考版圖；

對照所述參考電路原理圖，修正所述實際電路原理圖，得到修正后的實際電路原理圖；

對照所述參考版圖，修正所述實際版圖，得到修正后的實際版圖；

對所述修正后的實際電路原理圖和所述修正后的實際版圖進行物理規則檢查和原理圖與版圖一致性檢查。

可選地，所述對照所述參考電路原理圖，修正所述實際電路原理圖，包括：

導出與所述實際電路原理圖對應的實際網表文件，以及導出與所述參考電路原理圖對應的參考網表文件；

判斷所述實際網表文件的定義參數與所述參考網表文件的定義參數是否相同；

若所述實際網表文件的定義參數與所述參考網表文件的定義參數相同，則保持所述實際網表文件的原始定義參數；