[發明專利]工藝設計工具包開發方法、裝置、電子設備及存儲介質

在審

• 申請號: 202011175714.8
• 申請日: 2020-10-28
• 公開（公告）號: CN112270146A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 尹明會;陳嵐;張衛華;周歡歡;王晨
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/32
• 分類號: G06F30/32;G06F8/20
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

1.一種工藝設計工具包開發方法，其特征在于，包括：

基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包；

對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，得到目標工藝設計工具包。

2.根據權利要求1所述的工藝設計工具包開發方法，其特征在于，所述基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包，包括：

基于Open Access數據庫，構建多個共用組件；

基于多個電子設計自動化工具平臺的底層函數庫，構建所多個強相關組件；

將所述多個共用組件和所述多個強相關組件集成打包，生成所述標準工藝設計工具包。

3.根據權利要求2所述的工藝設計工具包開發方法，其特征在于，所述多個共用組件包括Symbol View、CDF參數、Layout View和工藝文件；所述多個強相關組件包括器件網表和回調函數。

4.根據權利要求1所述的工藝設計工具包開發方法，其特征在于，所述對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，包括：

利用所述標準工藝設計工具包生成實際電路原理圖和實際版圖，及利用預設工藝設計工具包生成參考電路原理圖和參考版圖；

對照所述參考電路原理圖，修正所述實際電路原理圖，得到修正后的實際電路原理圖；

對照所述參考版圖，修正所述實際版圖，得到修正后的實際版圖；

對所述修正后的實際電路原理圖和所述修正后的實際版圖進行物理規則檢查和原理圖與版圖一致性檢查。

5.根據權利要求4所述的工藝設計工具包開發方法，其特征在于，所述對照所述參考電路原理圖，修正所述實際電路原理圖，包括：

導出與所述實際電路原理圖對應的實際網表文件，以及導出與所述參考電路原理圖對應的參考網表文件；

判斷所述實際網表文件的定義參數與所述參考網表文件的定義參數是否相同；

若所述實際網表文件的定義參數與所述參考網表文件的定義參數相同，則保持所述實際網表文件的原始定義參數；

若所述實際網表文件的定義參數與所述參考網表文件的定義參數不相同，則對照所述參考網表文件的定義參數，修正所述實際網表文件的定義參數。

6.根據權利要求4所述的工藝設計工具包開發方法，其特征在于，所述對照所述參考版圖，修正所述實際版圖，包括：

導出與所述實際版圖對應的實際版圖文件，以及導出與所述參考版圖對應的參考版圖文件；

判斷所述實際版圖文件的定義參數與所述參考版圖文件的定義參數是否相同；

若所述實際版圖文件的定義參數與所述參考版圖文件的定義參數相同，則保持所述實際版圖文件的原始定義參數；

若所述實際版圖文件的定義參數與所述參考版圖文件的定義參數不相同，則對照所述參考版圖文件的定義參數，修正所述實際版圖文件的定義參數。

7.根據權利要求1所述的工藝設計工具包開發方法，其特征在于，在所述得到目標工藝設計工具包之前，對所述標準工藝設計工具包進行常規驗證，包括基于設計規范Specs的驗證和集成電路設計流程的驗證。

8.一種工藝設計工具包開發裝置，其特征在于，包括：

構建模塊，用于基于多個電子設計自動化工具平臺的底層函數庫構建標準工藝設計工具包；

修正模塊，用于對照預設工藝設計工具包的設置信息，修正所述標準工藝設計工具包的設置信息，得到目標工藝設計工具包。

9.一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其特征在于，所述處理器執行所述程序時實現權利要求1-7任一項所述的工藝設計工具包開發方法。

10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，該程序被處理器執行時實現權利要求1-7任一項所述的工藝設計工具包開發方法。