[發明專利]PWM信號生成器電路及相關集成電路

在審

• 申請號: 202011170294.4
• 申請日: 2020-10-28
• 公開（公告）號: CN112751553A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: D·特里波蒂;L·朱薩尼;S·L·達拉·斯泰拉
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 羅利娜

1.一種脈寬調制PWM信號生成器電路，包括：

多相時鐘生成器，被配置為生成給定數目n個相移時鐘相位，所述給定數目n個相移時鐘相位具有相同的時鐘周期、并且被相移了對應于所述時鐘周期的分數1/n的時間，所述PWM信號生成器電路被配置為：

生成PWM信號，所述PWM信號具有給定開關持續時間，所述給定開關持續時間包括接通持續時間和關斷持續時間；

針對每個接通持續時間，確定第一整數數目和第二整數數目，所述第一整數數目指示所述接通持續時間的時鐘周期的整數數目，以及所述第二整數數目指示附加于所述接通持續時間的時鐘周期的所述整數數目的、所述接通持續時間的所述時鐘周期的所述分數1/n的整數數目；以及

針對每個關斷持續時間，確定第三整數數目和第四整數數目，所述第三整數數目指示所述關斷持續時間的時鐘周期的整數數目、或所述開關持續時間的時鐘周期的整數數目，以及所述第四整數數目指示附加于所述關斷持續時間的時鐘周期的所述整數數目的、所述關斷持續時間的所述時鐘周期的所述分數1/n的整數數目；以及

時鐘切換電路，被配置為通過基于選擇信號來選擇所述相移時鐘相位中的一個相移時鐘相位作為計時器時鐘信號，來生成所述計時器時鐘信號。

2.根據權利要求1所述的PWM信號生成器電路，還包括：

計時器電路，包括一個或多個計數器和一個或多個比較器，所述計時器電路被配置為：

在所述接通持續時間期間，響應于所述計時器時鐘信號而使第一計數值發生變化，并且在所述第一計數值達到所述第一整數數目時生成第一觸發；以及

在所述關斷持續時間期間，響應于所述計時器時鐘信號而使第二計數值發生變化，并且在所述第二計數值達到所述第三整數數目時生成第二觸發；

相位累加器電路，被配置為通過以下項生成所述選擇信號：

在所述接通持續時間期間，將所述選擇信號增加所述第二整數數目，以及

在所述關斷持續時間期間，將所述選擇信號增加所述第四整數數目；以及

觸發電路，被配置為：

響應于所述第一觸發，將所述PWM信號設置為低，以及

響應于所述第二觸發，將所述PWM信號設置為高。

3.根據權利要求2所述的PWM信號生成器電路，被配置為在輸入處接收所述第一整數數目和所述第二整數數目、以及所述第三整數數目和所述第四整數數目。

4.根據權利要求2所述的PWM信號生成器電路，被配置為：

在所述接通持續時間期間，確定所述第二整數數目是否小于n/2，并且響應于確定所述第二整數數目小于n/2，針對所述計時器時鐘的單個時鐘周期，將所述第一計數值增加二；以及

在所述關斷持續時間期間，確定所述第四整數數目是否小于n/2，并且響應于確定所述第四整數數目小于n/2，針對所述計時器時鐘的單個時鐘周期，將所述第二計數值增加二。

5.根據權利要求2所述的PWM信號生成器電路，被配置為：

在所述接通持續時間期間，確定所述第二整數數目是否小于n/2，并且響應于確定所述第二整數數目小于n/2，將所述第一整數數目減小1；以及

在所述關斷持續時間期間，確定所述第四整數數目是否小于n/2，并且響應于確定所述第四整數數目小于n/2，將所述第三整數數目減小1。

6.根據權利要求2所述的PWM信號生成器電路，其中所述計時器電路包括單個計數器，所述單個計數器被配置為生成所述第一計數值和所述第二計數值，并且其中所述第三整數數目指示所述關斷持續時間的時鐘周期的所述整數數目，并且所述單個計數器在每個接通持續時間和每個關斷持續時間的開始處被重置。

7.根據權利要求2所述的PWM信號生成器電路，其中所述計時器電路包括單個計數器，所述單個計數器被配置為生成所述第一計數值和所述第二計數值，并且其中所述第三整數數目指示所述開關持續時間的時鐘周期的所述整數數目，并且所述單個計數器僅在每個接通持續時間的開始處被重置。