[發(fā)明專利]PWM信號生成器電路及相關(guān)集成電路

在審

• 申請?zhí)枺?/td>: 202011170294.4
• 申請日: 2020-10-28
• 公開（公告）號: CN112751553A
• 公開（公告）日: 2021-05-04
• 發(fā)明（設(shè)計）人: D·特里波蒂;L·朱薩尼;S·L·達拉·斯泰拉
• 申請（專利權(quán)）人: 意法半導(dǎo)體股份有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 羅利娜

本公開的實施例涉及PWM信號生成器電路及相關(guān)集成電路。一種PWM信號生成器電路包括多相時鐘生成器，該多相時鐘生成器生成多個n個相移時鐘相位，該多個n個相移時鐘相位具有相同時鐘周期、并且相移了對應(yīng)于時鐘周期的分數(shù)1/n的時間。針對每個接通持續(xù)時間，PWM信號生成器電路確定第一整數(shù)數(shù)目和第二整數(shù)數(shù)目，并且針對每個關(guān)斷持續(xù)時間，確定第三整數(shù)數(shù)目和第四整數(shù)數(shù)目。第一整數(shù)數(shù)目指示接通持續(xù)時間的時鐘周期的整數(shù)數(shù)目，而第二整數(shù)指示接通持續(xù)時間的時鐘周期的附加分數(shù)1/n的整數(shù)數(shù)目。第三整數(shù)指示關(guān)斷持續(xù)時間的時鐘周期的整數(shù)數(shù)目，而第四整數(shù)數(shù)目指示關(guān)斷持續(xù)時間的時鐘周期的附加分數(shù)1/n的整數(shù)數(shù)目。

技術(shù)領(lǐng)域

本說明書的實施例涉及用于生成脈沖寬度調(diào)制(PWM)信號的解決方案。

背景技術(shù)

通常，如圖1所示，PWM信號是具有給定開關(guān)周期T_SW的周期性信號，其中PWM信號被設(shè)置為針對給定接通持續(xù)時間T_ON為高，以及針對給定關(guān)斷持續(xù)時間T_OFF為低，其中：

T_SW＝T_ON+T_OFF。 (1)

而且，通常定義PWM信號的占空比D，其中D＝T_ON/T_SW。

可以在各種模式中生成這種PWM信號。例如，如圖1所示，最簡單的解決方案中的一個解決方案是基于振蕩器電路以及計數(shù)器的，該振蕩器電路生成時鐘信號CLK，以及該計數(shù)器被配置為響應(yīng)于時鐘信號CLK而增加計數(shù)值。因此，通過使用比較器電路，可以例如根據(jù)通過計數(shù)器所提供的計數(shù)值來生成PWM信號(例如，通過比較計數(shù)值與給定閾值，該給定閾值例如指示接通持續(xù)時間T_ON和開關(guān)周期T_SW)。

然而，在這種(數(shù)字)實現(xiàn)方式中，PWM信號的準(zhǔn)確度和分辨率受時鐘信號CLK的時鐘周期T_CLK(采樣頻率)的限制。而且，隨著增加時鐘頻率f_CLK＝1/T_CLK，開關(guān)損耗也將會增加。

然而，在許多應(yīng)用中，高分辨率的PWM信號是必需的或非常優(yōu)選的。例如，如前所述，PWM信號可以用于許多應(yīng)用，以控制電壓或電流的平均值，諸如用于無線電池充電器、開關(guān)模式功率轉(zhuǎn)換器、電機控制和照明。例如，在這種應(yīng)用中，半橋或全橋可以用于驅(qū)動通常包括一個或多個電感器和電容組成的諧振回路，其中半橋或全橋的電子開關(guān)借助于PWM信號來驅(qū)動。

為了使設(shè)備小型化，可以使用較小電感器，從而導(dǎo)致工作頻率較高。因此，通常應(yīng)當(dāng)提供具有高精度分辨率的高頻調(diào)制波形PWM信號，以便將功耗保持處于可接受值處。例如，在開關(guān)電源中，輸出電壓通常與PWM占空比成正比。對占空比的調(diào)整越小，對輸出的最終改變就越小，即，對輸出電壓的更精確控制準(zhǔn)許實現(xiàn)更好的準(zhǔn)確度水平和系統(tǒng)穩(wěn)定性。而且，使輸出電壓紋波最小意指降低噪聲水平。

用于生成PWM信號(特別是高分辨率(HR)PWM信號)的備選解決方案基于使用多個時鐘相位，即，具有相同頻率的相移時鐘信號。

例如，圖2示出了用于經(jīng)由延遲鎖定環(huán)(DLL)生成多個時鐘相位φ₀..φ_n的可能電路。

具體地，在所考慮的示例中，由振蕩器OSC所生成的時鐘信號CLK被饋送到多個(相同)延遲級DU₁..DU_n的級聯(lián)。具體地，在所考慮的示例中，第一相位φ₀與時鐘信號CLK相對應(yīng)，而其他相位φ₁..φ_n與延遲級DU₁..DU_n的輸出信號相對應(yīng)。