[發明專利]半導體器件及用于制造其的方法

在審

• 申請號: 202011169746.7
• 申請日: 2020-10-28
• 公開（公告）號: CN113471211A
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 權世漢
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L23/538;H01L21/768
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 郭放;許偉群

本申請提供一種半導體器件以及用于制造其的方法。一種半導體器件包括：襯底，其包括通過隔離層間隔開的有源區和虛設有源區；掩埋字線，其從有源區延伸到虛設有源區；以及接觸插塞，其耦接到掩埋字線的邊緣部分，其中，有源區的上表面位于比掩埋字線的上表面高的水平處，而虛設有源區的上表面位于比掩埋字線的上表面低的水平處。

相關申請的交叉引用

本申請要求2020年3月31日提交的申請號為10-2020-0039204的韓國專利申請的優先權，其通過引用整體合并于此。

技術領域

本發明的各個實施例涉及一種半導體器件，并且更具體地，涉及一種包括掩埋字線的半導體器件及用于制造該半導體器件的方法。

背景技術

通常，使用掩埋字線來改善半導體器件中的晶體管的特性是眾所周知的。但是，大量的研究和產品開發工作集中在開發新的改進結構上，該改進結構呈現出改進的性能特性。

發明內容

本發明的實施例針對一種包括掩埋字線的半導體器件及用于制造其的方法，該半導體器件呈現出顯著地改善的可靠性。

根據本發明的實施例，一種半導體器件包括：襯底，其包括通過隔離層間隔開的有源區和虛設有源區；掩埋字線，其從有源區延伸到虛設有源區；以及接觸插塞，其耦接到掩埋字線的邊緣部分，其中，有源區的上表面位于比掩埋字線的上表面高的水平處，而虛設有源區的上表面位于比掩埋字線的上表面低的水平處。

根據本發明的另一實施例，一種半導體器件包括：襯底，其包括通過隔離層間隔開的多個有源區和多個虛設有源區；多個掩埋字線，其被掩埋在襯底中并且從有源區延伸到虛設有源區；覆蓋層，其覆蓋掩埋字線中的每個的邊緣部分；以及接觸插塞，其耦接到掩埋字線中的每個的邊緣部分，其中，所述掩埋字線中的每個的邊緣部分包括：掩埋部分，其被掩埋在虛設有源區中；以及突出部分，其形成在掩埋部分之上并且具有比虛設有源區的上表面高的水平。

根據本發明的又一個實施例，一種用于制造半導體器件的方法包括：在襯底中形成有源區和虛設有源區；形成掩埋字線，所述掩埋字線被掩埋在襯底中并且從有源區延伸到虛設有源區；使虛設有源區凹陷到比掩埋字線的邊緣部分的上表面低；在凹陷的虛設有源區之上形成覆蓋層；以及形成接觸插塞，所述接觸插塞穿透覆蓋層并且耦接到掩埋字線的邊緣部分。

根據本發明的另一實施例，一種半導體器件包括：通過隔離層分開的有源區和虛設有源區，所述虛設有源區的上表面位于比有源區的上表面低的位置處；以及掩埋字線，其從有源區延伸到虛設有源區，其中，掩埋字線完全被掩埋在有源區之內，而僅部分被掩埋在虛設有源區中。

通過以下結合附圖對本發明的特定實施例的詳細描述，將更好地理解本發明的這些以及其他特征和優點。

附圖說明

圖1是示出根據本發明的一個實施例的半導體器件的平面圖。

圖2A是示出圖1的一部分的放大圖。

圖2B表示沿圖2A所示的線A-A′和線B-B′截取的截面圖。

圖3是根據本發明的另一實施例的半導體器件的截面圖。

圖4是根據本發明的另一實施例的半導體器件的截面圖。

圖5是根據本發明的另一實施例的半導體器件的截面圖。

圖6A至圖6H是示出根據本發明的一個實施例的用于制造半導體器件的方法的示例的截面圖。

圖7A至圖7E是示出根據本發明的另一實施例的用于制造半導體器件的方法的截面圖。

圖8是根據本發明的另一實施例的半導體器件的截面圖。

具體實施方式