[發(fā)明專利]避免寄生溝道效應(yīng)的NS-FET及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011167551.9
• 申請(qǐng)日: 2020-10-27
• 公開（公告）號(hào): CN112349592B
• 公開（公告）日: 2022-07-19
• 發(fā)明（設(shè)計(jì)）人: 顧杰;殷華湘;張青竹;張兆浩
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78;H01L29/06;H01L29/08
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 孫蕾

本公開提供一種避免寄生溝道效應(yīng)的NS?FET制備方法，包括：操作S1：在襯底上生長外延層；操作S2：在外延層上制備掩膜并對(duì)應(yīng)所述掩膜刻蝕整個(gè)外延層形成溝道部，刻蝕部分襯底形成鰭條；操作S3：在所述鰭條兩側(cè)臺(tái)面區(qū)填充隔離材料形成隔離區(qū)并去除掩膜；操作S4：沿所述溝道部延伸方向的兩側(cè)及頂部制備假柵極，并在溝道部方向的柵極兩側(cè)制備側(cè)墻和源漏；操作S5：在RMG工藝過程中，去除犧牲層鍺硅，完成溝道部中納米片溝道的釋放，使得在源漏與襯底之間形成空隙，并利用high?k/金屬柵工藝在底部形成空隙隔離，進(jìn)而完成避免寄生溝道效應(yīng)的NS?FET的器件制備。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種避免寄生溝道效應(yīng)的NS-FET及其制備方法。

背景技術(shù)

隨著科技的發(fā)展，未來CMOS集成電路微縮將持續(xù)進(jìn)行，半導(dǎo)體器件結(jié)構(gòu)將從3DfinFET(fin Field-Effect Transistor，鰭式場效應(yīng)晶體管)發(fā)展到3D堆疊GAA(Gate-All-Around，環(huán)繞柵極)NS-FET(NanoSheets FET，納米片場效應(yīng)晶體管)。

但是由于NS-FET制備工藝的特點(diǎn)，底部Sub-Fin引起的寄生溝道效應(yīng)不可忽視，因此如何避免寄生溝道效應(yīng)是一個(gè)亟需解決的技術(shù)問題。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

基于上述問題，本公開提供了一種避免寄生溝道效應(yīng)的NS-FET及其制備方法，以緩解現(xiàn)有技術(shù)中半導(dǎo)體器件制備時(shí)容易引起寄生溝道效應(yīng)，進(jìn)而導(dǎo)致器件性能退化等技術(shù)問題。

(二)技術(shù)方案

本公開提供一種避免寄生溝道效應(yīng)的NS-FET制備方法，包括：操作S1：在襯底上生長外延層，所述外延層為交替外延生長的犧牲層和硅層；操作S2：在外延層上制備掩膜并對(duì)應(yīng)所述掩膜刻蝕整個(gè)外延層形成溝道部，刻蝕部分襯底形成鰭條；操作S3：在所述鰭條兩側(cè)臺(tái)面區(qū)填充高于鰭條頂部的隔離材料形成隔離區(qū)并去除掩膜；操作S4：沿所述溝道部延伸方向的兩側(cè)及頂部制備假柵極，并在垂直溝道部延伸方向的柵極的兩側(cè)制備側(cè)墻后仍然保留部分犧牲層在襯底上，進(jìn)行外延源漏；操作S5：在置換金屬柵極工藝過程中，去除犧牲層，完成溝道部中納米片溝道的釋放，使得在源漏與襯底之間形成空隙，并利用高k/金屬柵工藝在底部形成空隙隔離，進(jìn)而完成避免寄生溝道效應(yīng)的NS-FET的器件制備。

在本公開實(shí)施例中，所述犧牲層的制備材料為鍺硅。

在本公開實(shí)施例中，在所述鰭條兩側(cè)臺(tái)面區(qū)填充的隔離材料填充至最底部犧牲層的下表面和上表面之間，使得部分犧牲層位于隔離區(qū)上表面之下。

在本公開實(shí)施例中，所述側(cè)墻的制備材料為Si₃N₄。

在本公開實(shí)施例中，操作S4中所述假柵極為多晶硅或非晶硅材料制備。

在本公開實(shí)施例中，所述隔離材料為氧化物。

本公開的另一方面，提供一種避免寄生溝道效應(yīng)的NS-FET，采用以上任一項(xiàng)所述的制備方法制備而成，所述避免寄生溝道效應(yīng)的NS-FET，包括：襯底，其上部制備有鰭條；溝道部，覆于所述鰭條上，為交替外延生長的犧牲層和硅層；隔離區(qū)，位于所述鰭條的兩側(cè)；假柵極，沿所述溝道部延伸方向的設(shè)置于所述溝道部的兩側(cè)及頂部；側(cè)墻，制備于所述溝道部的柵極兩側(cè)；源漏，制備于所述側(cè)墻的外側(cè)；空隙隔離，位于所述源漏與襯底之間，通過納米片溝道釋放并利用高k/金屬柵工藝在實(shí)現(xiàn)源漏與襯底部分或完全隔離。

在本公開實(shí)施例中，所述溝道部為交替外延生長的鍺硅層和硅層，其中鍺硅層作為犧牲層。

在本公開實(shí)施例中，所述部分犧牲層位于隔離區(qū)上表面之下。

在本公開實(shí)施例中，源漏與襯底之間形成有空隙，利用柵介質(zhì)填充阻塞實(shí)現(xiàn)空隙隔離。

(三)有益效果