[發明專利]避免寄生溝道效應的NS-FET及其制備方法

有效

• 申請號: 202011167551.9
• 申請日: 2020-10-27
• 公開（公告）號: CN112349592B
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 顧杰;殷華湘;張青竹;張兆浩
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/08
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 孫蕾

1.一種避免寄生溝道效應的NS-FET制備方法，包括：

操作S1：在襯底上生長外延層，所述外延層為交替外延生長的犧牲層和硅層；

操作S2：在外延層上制備掩膜并對應所述掩膜刻蝕整個外延層形成溝道部，刻蝕部分襯底形成鰭條；

操作S3：在所述鰭條兩側臺面區填充高于鰭條頂部的隔離材料形成隔離區并去除掩膜；

操作S4：沿所述溝道部延伸方向的兩側及頂部制備假柵極，并在垂直溝道部延伸方向的柵極的兩側制備側墻后仍然保留部分犧牲層在襯底上，進行外延源漏；

操作S5：在置換金屬柵極工藝過程中，去除犧牲層，完成溝道部中納米片溝道的釋放，使得在源漏與襯底之間形成空隙，并利用高k/金屬柵工藝在底部形成空隙隔離，進而完成避免寄生溝道效應的NS-FET的器件制備。

2.根據權利要求1所述的制備方法，所述犧牲層的制備材料為鍺硅。

3.根據權利要求2所述的制備方法，在所述鰭條兩側臺面區填充的隔離材料填充至最底部犧牲層的下表面和上表面之間，使得部分犧牲層位于隔離區上表面之下。

4.根據權利要求1所述的制備方法，所述側墻的制備材料為Si₃N₄。

5.根據權利要求1所述的制備方法，操作S4中所述假柵極為多晶硅或非晶硅材料制備。

6.根據權利要求1所述的制備方法，所述隔離材料為氧化物。

7.一種避免寄生溝道效應的NS-FET，采用以上權利要求1至6任一項所述的制備方法制備而成，所述避免寄生溝道效應的NS-FET，包括：

襯底，其上部制備有鰭條；

溝道部，覆于所述鰭條上，為交替外延生長的犧牲層和硅層；

隔離區，位于所述鰭條的兩側；

假柵極，沿所述溝道部延伸方向設置于所述溝道部的兩側及頂部；

側墻，制備于所述溝道部的柵極兩側；

源漏，制備于所述側墻的外側；

空隙隔離，位于所述源漏與襯底之間，通過納米片溝道釋放并利用高k/金屬柵工藝在實現源漏與襯底部分或完全隔離。

8.根據權利要求7所述的避免寄生溝道效應的NS-FET，所述溝道部為交替外延生長的鍺硅層和硅層，其中鍺硅層作為犧牲層。

9.根據權利要求8所述的避免寄生溝道效應的NS-FET，所述部分犧牲層位于隔離區上表面之下。

10.根據權利要求7所述的避免寄生溝道效應的NS-FET，源漏與襯底之間形成有空隙，利用柵介質填充阻塞實現空隙隔離。