[發明專利]一種繼電保護裝置多板卡時間同步方法及系統

在審

• 申請號: 202011166867.6
• 申請日: 2020-10-27
• 公開（公告）號: CN112328002A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 王振華;周東杰;呂玄兵;李杰;寇鵬偉;趙會彬;蔡嬈嬈;牟濤;李超;馬志敏;朱付強
• 申請（專利權）人: 許繼集團有限公司;許繼電氣股份有限公司;許昌許繼軟件技術有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12;G06F15/163
• 代理公司: 北京中政聯科專利代理事務所(普通合伙) 11489
• 代理人: 朱曉娟

本發明公開了一種繼電保護裝置多板卡時間同步方法及系統，其中方法包括如下步驟：獲取多板卡的配置信息；依據配置信息，將一板卡設置為主鐘板卡，獲取板卡連接的外部對時源類型，將其他板卡設置為從鐘板卡；判斷主鐘板卡是否連接有外部對時源；如主鐘板卡與外部對時源連接，控制主鐘板卡獲取外部對時源的時間信息，并將向從鐘板卡傳輸自定義時間碼流；如主鐘板卡未與外部對時源連接，則控制主鐘板卡進行內部守時，并將向從鐘板卡傳輸自定義時間碼流。通過將一板卡設置為主鐘板卡，其他板卡設置為從鐘板卡，具有主鐘板卡選取靈活的優點，實現了多個板卡的運行時間同步，縮小了各板卡之間的時間偏差，提高了各板卡時間同步的準確率。

技術領域

本發明涉及電力設備控制技術領域，特別涉及一種繼電保護裝置多板卡時間同步方法及系統。

背景技術

在繼電保護領域中，保護裝置的功能越來越復雜，運行速度越來越快，保護裝置的功能需要采用多板卡協同工作才能實現。目前的繼電保護裝置至少需要人機交互板卡、保護控制板卡、開關量板卡以及交流互感器板卡四個板卡組成。各板卡之間的配合和信息傳輸需要同步運行，即各板卡的運行時間差需要控制在一定的誤差范圍內。

發明內容

本發明實施例的目的是提供一種繼電保護裝置多板卡時間同步方法及系統，通過將一板卡設置為主鐘板卡，其他板卡設置為從鐘板卡，具有主鐘板卡選取靈活的優點，實現了多個板卡的運行時間同步，縮小了各板卡之間的時間偏差，提高了各板卡時間同步的準確率。

為解決上述技術問題，本發明實施例的第一方面提供了一種繼電保護裝置多板卡時間同步方法，包括如下步驟：

獲取所述多板卡的配置信息；

依據所述配置信息，將一所述板卡設置為主鐘板卡，獲取所述板卡連接的外部對時源類型，將其他所述板卡設置為從鐘板卡；

判斷所述主鐘板卡是否連接有外部對時源；

如所述主鐘板卡與所述外部對時源連接，控制所述主鐘板卡獲取所述外部對時源的時間信息，并將向所述從鐘板卡傳輸自定義時間碼流；

如所述主鐘板卡未與所述外部對時源連接，則控制所述主鐘板卡進行內部守時，并將向所述從鐘板卡傳輸自定義時間碼流。

進一步地，所述外部對時源類型包括：B碼對時、秒脈沖對時和分脈沖對時。

進一步地，所述多板卡包括：CPU和FPGA；

所述獲取所述外部對時源類型并控制所述主鐘板卡獲取所述外部對時源的時間信息，包括：

控制所述主鐘板卡的CPU獲取所述配置信息中的所述外部對時源類型；

所述主鐘板卡的FPGA獲取所述CPU中的所述外部對時源類型，依據所述外部對時源類型進行解碼，獲取所述外部對時源的所述時間信息并進行對時。

進一步地，所述獲取所述外部對時源的所述時間信息并進行對時，包括：

依據所述外部對時源的所述時間信息，控制所述FPGA在整秒時刻向所述CPU觸發秒脈沖中斷以及具體的時間信息；

控制所述CPU將系統時間在秒脈沖中斷時刻整秒對齊清0，并獲取所述時間信息進行對時。

進一步地，所述控制所述主鐘板卡進行內部守時，包括：

控制所述主鐘板卡的所述FPGA通過內部守時模塊生成守時秒脈沖中斷；

控制所述CPU以所述守時秒脈沖中斷為基準整秒對齊；

控制所述FPGA以所述守時秒脈沖中斷為基準向外發送自定義時間碼流。

相應地，本發明實施例的第二方面提供了一種繼電保護裝置多板卡時間同步系統，包括：